JPH0462474B2 - - Google Patents
Info
- Publication number
- JPH0462474B2 JPH0462474B2 JP60099395A JP9939585A JPH0462474B2 JP H0462474 B2 JPH0462474 B2 JP H0462474B2 JP 60099395 A JP60099395 A JP 60099395A JP 9939585 A JP9939585 A JP 9939585A JP H0462474 B2 JPH0462474 B2 JP H0462474B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- thickness
- electrode
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Hall/Mr Elements (AREA)
Description
〔産業上の利用分野〕
本発明はホール素子、磁気抵抗効果素子など磁
界ないし磁束を電気信号に変換する磁電変換素子
に関するものである。 〔従来の技術〕 従来、−族化合物半導体を用いた磁電変換
素子の電極構造は半導体層にオーミツクコンタク
ト層を形成後、蒸着法等によりAu，Al等のワイ
ヤーボンデイング性の良好な金属層を形成し、こ
れを300〜400℃付近に加熱して圧着もしくは超音
波と圧着の並用によりAu，Al等の細線を接続す
る方法が用いられている。しかるに、表面に有機
物絶縁層を有する基板上に形成された化合物半導
体膜上にこの方法を適用しようとすると、つぎの
ような２つの問題を生じる。 その第一は、ボンデイング時に温度を十分に上
げられないことである。通常行われているように
電極部の温度を300〜400℃に上げると、ボンデイ
ング時に有機物絶縁層と半導体膜との間での剥離
が生ずる。この原因は、絶縁層と化合物半導体層
とは熱膨張率が異なるため、電極部の温度を上昇
させると絶縁層と半導体膜との界面に熱応力が集
中することにあると推定される。 第２は、有機物絶縁層がやわらかく、Siなどの
結晶にくらべて、超音波の圧着がむずかしいこと
である。このため、通常行われているような大き
な超音波パワーを印加すると、絶縁層と半導体膜
との間で剥離を生じてしまう。 〔発明が解決しようとする問題点〕 そこで、本発明の目的は、絶縁性の基板、すな
わち基板自体が絶縁材もしくは表面に絶縁層を有
する基板上に形成された厚さ0.1〜10μｍの化合物
半導体薄膜に低温で低いエネルギーの超音波で高
収率かつ強固で高信頼性のワイヤーボンデイング
を可能にし、ワイヤーボンデイングの収率を大幅
に改善し、磁電変換素子の信頼性を飛躍的に増大
するとともに、工業的に量産性の極めて大なる磁
電変換素子を提供することにある。 〔問題点を解決するための手段〕 本発明者らは、上述の如き従来技術の欠点を除
くため広汎な電極構造と材質についての検討を行
つた結果、オーミツク電極であるCu層の上に、
Niの層を介在させ、更にその上部にAuのボンデ
イング層を形成する三層の構造とし、Cu，Niの
層をそれぞれ0.5μｍ以上、好ましくは、それぞれ
1.0μｍ以上厚くつけることにより、下部の有機物
絶縁層の弾力又はへこみをおさえることによるワ
イヤーボンデイング時の超音波印加を効率化し得
ることを見い出し、信頼性の大なる、強固なワイ
ヤーボンデイング電極を有する磁電変換素子を製
作し、本発明を完成した。 すなわち、本発明は、表面に厚さ30μｍ以下の
有機物絶縁層を有する基板上に厚さ0.1〜10μｍ、
電子移動度が2000〜80000cm2／Ｖ・secの−族
化合物半導体膜が形成され、半導体膜上の所要の
部分にCu層が形成されその上にNi層が形成され、
Ni層の上にAu層が形成されて電極が構成された
ことを特徴とする。 〔作 用〕 本発明によれば、表面に有機物絶縁層を有する
基板上に厚さが0.1〜10μｍ、電子濃度が５×1015
〜５×1018cm-3の範囲内にあり、室温で電子移動
度が、2000〜80000cm2／Ｖ・secの−族の高移
動度化合物半導体膜が形成され、その半導体膜上
の所要の部分に電極が形成されるが、その電極は
半導体層の上にCu層が形成され、その上にNi層
が形成され、その上にAu層が形成されてなる。 〔実施例〕 本発明の磁電変換素子の１つであるホール素子
の１例を第１図に示す。第１図において、ホール
素子の基板１２上に有機物絶縁層１３が形成さ
れ、該層上に化合物半導体薄膜から成るホール素
子が形成されている。即ち、感磁部を構成する高
電子移動度の半導体膜１４が基板１１上に形成さ
れ、半導体膜１４の所要の部分にワイヤーボンデ
イング用電極１５が形成されている。この電極１
５は半導体膜１４とオーミツク接触するCu層１
６、このCu層１６上のNi層１７、更にその上の
Au層１８の３層から成る。電極間の中央部の半
導体膜１４はホール素子感磁部１９を形成する。
この感磁部１９を覆つてシリコーン樹脂４１を付
着する。このようなワイヤーボンデイング電極を
有する本発明の磁電変換素子においては、電極１
５はAu，Al，Al−Si合金等の細線２１でリード
フレーム２２にワイヤーボンデイングによつて接
続される。基板１２は接着樹脂層５０を介してリ
ードフレーム２２に接着される。更に、リードフ
レーム２２の端部を残して基板１１、細線２１な
どは樹脂のモールド体２３内に埋込まれて、パツ
ケージ又はモールドされる。 第２図は第１図示のホール素子を上面からみた
状態を示す。 第３図および第４図は本発明のホール素子をリ
ードフレーム２２を介することなく、プリント配
線用基板に直接取付けた例である。すなわち、プ
リント基板２４に形成された配線２５に細線２１
が接続される。 第５図は、フエライト基板１２′とフエライト
による磁気収束チツプ４２で磁電変換素子の感磁
部をサンドイツチした構造を有する本発明のホー
ル素子の例である。 第６図は半導体層１４と有機物絶縁層１３との
中間に無機質の絶縁層２６が形成されている本発
明の磁電変換素子であるホール素子の例である。 以上のように、本発明では、ワイヤーボンデイ
ング用電極１５はCu層１６、Ni層１７、Au層１
８の３層より成る。この３層構造の電極を形成す
ることにより、絶縁性基板１１上の半導体薄膜１
４に対し、低いパワーの超音波印加でかつ低温で
高信頼性のワイヤーボンデイング接合を形成する
ことが可能となる。 Au層、Ni層あるいはCu層の形成には、無電解
メツキ法、電解メツキ法、蒸着またはスパツタリ
ングによるリフトオフ法等の通常の半導体素子の
電極形成に用いる方法が用いられる。Au層１８、
Ni層１７、Cu層１０の層厚は特に限定されない
が、通常は0.1〜30μｍ、好ましくは0.1〜10μｍが
よい。 本発明磁電変換素子の基板１２は、一般の磁電
変換素子に用いられているものでよく、単結晶も
しくは焼結フエライト基板、セラミツク基板、ガ
ラス基板、シリコン基板、サフアイア基板、耐熱
性の樹脂基板、強磁性体である鉄、パーマロイ等
の基板等が用いられる。 基板の表面の有機物絶縁層１３は有機物である
樹脂の絶縁体層が好ましく用いられる。 樹脂の絶縁体層１３は、通常、基板１１と高移
動度半導体膜１４との接着層として好ましく用い
られているものであり、通常用いられている熱硬
化性のエポキシ樹脂、フエノールエポキシ樹脂や
東芝セラミツク製のTVB樹脂等が用いられる。
又、その絶縁体層１３の厚さは、特に限定されな
いが、60μｍ以下であり、好ましくは30μｍ以下
である。 本発明磁電変換素子では、第６図に示すよう
に、感磁部の半導体層と有機物絶縁層の中間に無
機質のうすい絶縁層が形成されることも行われ
る。この場合、無機質の絶縁層は、SiO2，SiO，
Al2O3，Si3N4などのうすい被膜から成り、通常
その厚みは2μｍ以下、好ましくは500Å〜10000
Åの範囲である。 図示はしていないが、本発明の磁電変換素子で
は、半導体膜１４の上面に無機質の薄い絶縁層が
パシベーシヨン層として形成されてもよい。この
場合の無機質の絶縁層は、SiO2，SiO，Al2O3，
Si3N4などの被膜からなり、通常その厚みは2μｍ
以下、好ましくは500〜100000Åの範囲である。 感磁部半導体膜１４は、通常の磁電変換素子と
して用いられる高移動度の−族化合物半導体
膜がよく、更に、In又はAsのいずれか、又は両
方を同時に含む−族の化合物半導体の二元、
三元の半導体は好ましいものである。特にInSb，
InAsが高い移動度を示すため好ましく用いられ
る。用いられる半導体膜の電子移動度は2000〜
80000cm2／Ｖ・secの範囲内にあり、単結晶もしく
は多結晶の薄膜が用いられる。 半導体膜の形成には、LPE法、CVD法、
MOCVD法、蒸着法、MBE法等通常の半導体薄
膜の形成法であれば何でもよい。特に、MBE法
は、結晶性の良好な半導体膜が得られ、高電子移
動度の膜ができ、しかもまた磁電変換素子の感度
に非常に大きな影響を持つ因子である膜厚の制御
性が良いので好ましい。また半導体薄膜の形成に
は、単結晶もしくは多結晶の半導体ウエーハより
研磨法により、薄膜化する方法も用いられてい
る。 磁電変換素子の電極１５はAu，Al，Al−Si合
金等の通常ワイヤーボンデイングに用いられる細
線２１により、リードフレーム２２又はプリント
基板上に形成された配線パターン２５等の導体に
電気的に結合される。 プリント基板２４上に結線する場合において、
用いるプリント基板２４は通常の電子部品の配線
に用いられるものでよい。その配線導体上にAu，
Ag等のボンデイング性の良好な薄層を形成する
ことも好ましく行なわれる。 本発明磁電変換素子は、通常樹脂モールドによ
り形成される。 モールド樹脂２３の材質は、一般に電子素子の
モールドに使用されている樹脂でよい。好ましい
ものは、熱硬化性樹脂で、エポキシ樹脂、フエノ
ールエポキシ樹脂等がある。そのモールド方法
は、通常の電子部品で行われている方法でよく、
例えば、注型モールド、トランスフアーモール
ド、固形ペレツトを素子上に置き加熱溶融後、硬
化してモールドする等の方法がある。 以上、本発明の磁電変換素子の１例としてホー
ル素子を例にとり説明してきたが、他の素子、例
えば磁気抵抗効果素子についても、ホール素子と
は、その電極形状、端子電極の個数、感磁部のパ
ターンが異なるが、ホール素子と同く同様に電極
形成がなされ、基本構成については同一である。 以下、本発明を具体例をもつて説明するが、本
発明はこれらの例のみに限定されるものではな
く、先に述べた基本構造を持つ全ての磁電変換素
子に及ぶものである。 第１例 表面が平滑な単結晶マイカ基板上に、厚さ1μ
ｍ、電子移動度30000cm2／Ｖ・secのInSb薄膜を
真空蒸着により形成して半導体膜１４を作つた。
このInSb薄膜の表面にエポキシ樹脂を塗布し、
厚さ0.3mm、一辺が45mmの正方形をしたセラミツ
ク基板１２上に接着した。ついで前記マイカを除
去した。その後フオトレジストを使用し、通常行
われている方法でInSb薄膜の感磁部の表面上に
フオトレジスト被膜を形成した。次に、無電解メ
ツキを行い、銅を厚さ0.3μｍ所要の部位のみに付
着させた。さらに銅の厚付けを行う為、電解銅メ
ツキを行い、厚さ2μｍ、Cu層１６を形成した。
次に上記のフオトレジストを再度用い、電極部の
みに厚さ2μｍのNi層１７を電解メツキ法により
形成した。さらにその上に電解メツキにより厚さ
2μｍのAu層１８を形成した。次に上記のフオト
レジストを再度用い、フオトリソグラフイーの手
法により、不要なInSb薄膜及び、一部の不要な
銅を塩化第２鉄の塩酸々性溶液でエツチング除去
し、ホール素子の感磁部および４つの電極部を形
成した。ついでシリコーン樹脂により感磁部の真
上にコーテイングを行い、保護膜を形成した。次
に、このウエーハをダイシングカツターにかけ、
1.1×1.1mmの方形のホール素子に切断した。次に
これをリードフレーム２２のアイランド５１上に
接着した。次にペレツトの電極１５とリードフレ
ーム２２とを高速ワイヤーボンダーを用い、Au
細線２１で結合した。ついでエポキシ樹脂により
トランスフアーモールド法でパツケージ化した。 このようにして製作したこの発明を適用したホ
ール素子のワイヤーボンデイング時の不良率は第
１表中のの如くであつた。
界ないし磁束を電気信号に変換する磁電変換素子
に関するものである。 〔従来の技術〕 従来、−族化合物半導体を用いた磁電変換
素子の電極構造は半導体層にオーミツクコンタク
ト層を形成後、蒸着法等によりAu，Al等のワイ
ヤーボンデイング性の良好な金属層を形成し、こ
れを300〜400℃付近に加熱して圧着もしくは超音
波と圧着の並用によりAu，Al等の細線を接続す
る方法が用いられている。しかるに、表面に有機
物絶縁層を有する基板上に形成された化合物半導
体膜上にこの方法を適用しようとすると、つぎの
ような２つの問題を生じる。 その第一は、ボンデイング時に温度を十分に上
げられないことである。通常行われているように
電極部の温度を300〜400℃に上げると、ボンデイ
ング時に有機物絶縁層と半導体膜との間での剥離
が生ずる。この原因は、絶縁層と化合物半導体層
とは熱膨張率が異なるため、電極部の温度を上昇
させると絶縁層と半導体膜との界面に熱応力が集
中することにあると推定される。 第２は、有機物絶縁層がやわらかく、Siなどの
結晶にくらべて、超音波の圧着がむずかしいこと
である。このため、通常行われているような大き
な超音波パワーを印加すると、絶縁層と半導体膜
との間で剥離を生じてしまう。 〔発明が解決しようとする問題点〕 そこで、本発明の目的は、絶縁性の基板、すな
わち基板自体が絶縁材もしくは表面に絶縁層を有
する基板上に形成された厚さ0.1〜10μｍの化合物
半導体薄膜に低温で低いエネルギーの超音波で高
収率かつ強固で高信頼性のワイヤーボンデイング
を可能にし、ワイヤーボンデイングの収率を大幅
に改善し、磁電変換素子の信頼性を飛躍的に増大
するとともに、工業的に量産性の極めて大なる磁
電変換素子を提供することにある。 〔問題点を解決するための手段〕 本発明者らは、上述の如き従来技術の欠点を除
くため広汎な電極構造と材質についての検討を行
つた結果、オーミツク電極であるCu層の上に、
Niの層を介在させ、更にその上部にAuのボンデ
イング層を形成する三層の構造とし、Cu，Niの
層をそれぞれ0.5μｍ以上、好ましくは、それぞれ
1.0μｍ以上厚くつけることにより、下部の有機物
絶縁層の弾力又はへこみをおさえることによるワ
イヤーボンデイング時の超音波印加を効率化し得
ることを見い出し、信頼性の大なる、強固なワイ
ヤーボンデイング電極を有する磁電変換素子を製
作し、本発明を完成した。 すなわち、本発明は、表面に厚さ30μｍ以下の
有機物絶縁層を有する基板上に厚さ0.1〜10μｍ、
電子移動度が2000〜80000cm2／Ｖ・secの−族
化合物半導体膜が形成され、半導体膜上の所要の
部分にCu層が形成されその上にNi層が形成され、
Ni層の上にAu層が形成されて電極が構成された
ことを特徴とする。 〔作 用〕 本発明によれば、表面に有機物絶縁層を有する
基板上に厚さが0.1〜10μｍ、電子濃度が５×1015
〜５×1018cm-3の範囲内にあり、室温で電子移動
度が、2000〜80000cm2／Ｖ・secの−族の高移
動度化合物半導体膜が形成され、その半導体膜上
の所要の部分に電極が形成されるが、その電極は
半導体層の上にCu層が形成され、その上にNi層
が形成され、その上にAu層が形成されてなる。 〔実施例〕 本発明の磁電変換素子の１つであるホール素子
の１例を第１図に示す。第１図において、ホール
素子の基板１２上に有機物絶縁層１３が形成さ
れ、該層上に化合物半導体薄膜から成るホール素
子が形成されている。即ち、感磁部を構成する高
電子移動度の半導体膜１４が基板１１上に形成さ
れ、半導体膜１４の所要の部分にワイヤーボンデ
イング用電極１５が形成されている。この電極１
５は半導体膜１４とオーミツク接触するCu層１
６、このCu層１６上のNi層１７、更にその上の
Au層１８の３層から成る。電極間の中央部の半
導体膜１４はホール素子感磁部１９を形成する。
この感磁部１９を覆つてシリコーン樹脂４１を付
着する。このようなワイヤーボンデイング電極を
有する本発明の磁電変換素子においては、電極１
５はAu，Al，Al−Si合金等の細線２１でリード
フレーム２２にワイヤーボンデイングによつて接
続される。基板１２は接着樹脂層５０を介してリ
ードフレーム２２に接着される。更に、リードフ
レーム２２の端部を残して基板１１、細線２１な
どは樹脂のモールド体２３内に埋込まれて、パツ
ケージ又はモールドされる。 第２図は第１図示のホール素子を上面からみた
状態を示す。 第３図および第４図は本発明のホール素子をリ
ードフレーム２２を介することなく、プリント配
線用基板に直接取付けた例である。すなわち、プ
リント基板２４に形成された配線２５に細線２１
が接続される。 第５図は、フエライト基板１２′とフエライト
による磁気収束チツプ４２で磁電変換素子の感磁
部をサンドイツチした構造を有する本発明のホー
ル素子の例である。 第６図は半導体層１４と有機物絶縁層１３との
中間に無機質の絶縁層２６が形成されている本発
明の磁電変換素子であるホール素子の例である。 以上のように、本発明では、ワイヤーボンデイ
ング用電極１５はCu層１６、Ni層１７、Au層１
８の３層より成る。この３層構造の電極を形成す
ることにより、絶縁性基板１１上の半導体薄膜１
４に対し、低いパワーの超音波印加でかつ低温で
高信頼性のワイヤーボンデイング接合を形成する
ことが可能となる。 Au層、Ni層あるいはCu層の形成には、無電解
メツキ法、電解メツキ法、蒸着またはスパツタリ
ングによるリフトオフ法等の通常の半導体素子の
電極形成に用いる方法が用いられる。Au層１８、
Ni層１７、Cu層１０の層厚は特に限定されない
が、通常は0.1〜30μｍ、好ましくは0.1〜10μｍが
よい。 本発明磁電変換素子の基板１２は、一般の磁電
変換素子に用いられているものでよく、単結晶も
しくは焼結フエライト基板、セラミツク基板、ガ
ラス基板、シリコン基板、サフアイア基板、耐熱
性の樹脂基板、強磁性体である鉄、パーマロイ等
の基板等が用いられる。 基板の表面の有機物絶縁層１３は有機物である
樹脂の絶縁体層が好ましく用いられる。 樹脂の絶縁体層１３は、通常、基板１１と高移
動度半導体膜１４との接着層として好ましく用い
られているものであり、通常用いられている熱硬
化性のエポキシ樹脂、フエノールエポキシ樹脂や
東芝セラミツク製のTVB樹脂等が用いられる。
又、その絶縁体層１３の厚さは、特に限定されな
いが、60μｍ以下であり、好ましくは30μｍ以下
である。 本発明磁電変換素子では、第６図に示すよう
に、感磁部の半導体層と有機物絶縁層の中間に無
機質のうすい絶縁層が形成されることも行われ
る。この場合、無機質の絶縁層は、SiO2，SiO，
Al2O3，Si3N4などのうすい被膜から成り、通常
その厚みは2μｍ以下、好ましくは500Å〜10000
Åの範囲である。 図示はしていないが、本発明の磁電変換素子で
は、半導体膜１４の上面に無機質の薄い絶縁層が
パシベーシヨン層として形成されてもよい。この
場合の無機質の絶縁層は、SiO2，SiO，Al2O3，
Si3N4などの被膜からなり、通常その厚みは2μｍ
以下、好ましくは500〜100000Åの範囲である。 感磁部半導体膜１４は、通常の磁電変換素子と
して用いられる高移動度の−族化合物半導体
膜がよく、更に、In又はAsのいずれか、又は両
方を同時に含む−族の化合物半導体の二元、
三元の半導体は好ましいものである。特にInSb，
InAsが高い移動度を示すため好ましく用いられ
る。用いられる半導体膜の電子移動度は2000〜
80000cm2／Ｖ・secの範囲内にあり、単結晶もしく
は多結晶の薄膜が用いられる。 半導体膜の形成には、LPE法、CVD法、
MOCVD法、蒸着法、MBE法等通常の半導体薄
膜の形成法であれば何でもよい。特に、MBE法
は、結晶性の良好な半導体膜が得られ、高電子移
動度の膜ができ、しかもまた磁電変換素子の感度
に非常に大きな影響を持つ因子である膜厚の制御
性が良いので好ましい。また半導体薄膜の形成に
は、単結晶もしくは多結晶の半導体ウエーハより
研磨法により、薄膜化する方法も用いられてい
る。 磁電変換素子の電極１５はAu，Al，Al−Si合
金等の通常ワイヤーボンデイングに用いられる細
線２１により、リードフレーム２２又はプリント
基板上に形成された配線パターン２５等の導体に
電気的に結合される。 プリント基板２４上に結線する場合において、
用いるプリント基板２４は通常の電子部品の配線
に用いられるものでよい。その配線導体上にAu，
Ag等のボンデイング性の良好な薄層を形成する
ことも好ましく行なわれる。 本発明磁電変換素子は、通常樹脂モールドによ
り形成される。 モールド樹脂２３の材質は、一般に電子素子の
モールドに使用されている樹脂でよい。好ましい
ものは、熱硬化性樹脂で、エポキシ樹脂、フエノ
ールエポキシ樹脂等がある。そのモールド方法
は、通常の電子部品で行われている方法でよく、
例えば、注型モールド、トランスフアーモール
ド、固形ペレツトを素子上に置き加熱溶融後、硬
化してモールドする等の方法がある。 以上、本発明の磁電変換素子の１例としてホー
ル素子を例にとり説明してきたが、他の素子、例
えば磁気抵抗効果素子についても、ホール素子と
は、その電極形状、端子電極の個数、感磁部のパ
ターンが異なるが、ホール素子と同く同様に電極
形成がなされ、基本構成については同一である。 以下、本発明を具体例をもつて説明するが、本
発明はこれらの例のみに限定されるものではな
く、先に述べた基本構造を持つ全ての磁電変換素
子に及ぶものである。 第１例 表面が平滑な単結晶マイカ基板上に、厚さ1μ
ｍ、電子移動度30000cm2／Ｖ・secのInSb薄膜を
真空蒸着により形成して半導体膜１４を作つた。
このInSb薄膜の表面にエポキシ樹脂を塗布し、
厚さ0.3mm、一辺が45mmの正方形をしたセラミツ
ク基板１２上に接着した。ついで前記マイカを除
去した。その後フオトレジストを使用し、通常行
われている方法でInSb薄膜の感磁部の表面上に
フオトレジスト被膜を形成した。次に、無電解メ
ツキを行い、銅を厚さ0.3μｍ所要の部位のみに付
着させた。さらに銅の厚付けを行う為、電解銅メ
ツキを行い、厚さ2μｍ、Cu層１６を形成した。
次に上記のフオトレジストを再度用い、電極部の
みに厚さ2μｍのNi層１７を電解メツキ法により
形成した。さらにその上に電解メツキにより厚さ
2μｍのAu層１８を形成した。次に上記のフオト
レジストを再度用い、フオトリソグラフイーの手
法により、不要なInSb薄膜及び、一部の不要な
銅を塩化第２鉄の塩酸々性溶液でエツチング除去
し、ホール素子の感磁部および４つの電極部を形
成した。ついでシリコーン樹脂により感磁部の真
上にコーテイングを行い、保護膜を形成した。次
に、このウエーハをダイシングカツターにかけ、
1.1×1.1mmの方形のホール素子に切断した。次に
これをリードフレーム２２のアイランド５１上に
接着した。次にペレツトの電極１５とリードフレ
ーム２２とを高速ワイヤーボンダーを用い、Au
細線２１で結合した。ついでエポキシ樹脂により
トランスフアーモールド法でパツケージ化した。 このようにして製作したこの発明を適用したホ
ール素子のワイヤーボンデイング時の不良率は第
１表中のの如くであつた。
【表】
第１表において、はInSb薄膜上に直接2μｍ
のAu層を形成した場合である。 それぞれの場合においてボンデイング時の素子
の温度は100℃である。また、超音波エネルギー
はそれぞれの場合について不良率が最小になるよ
うに選んである。さらに、サンプル数は各2000個
である。不良率は１接合あたりの値である。電極
とAu細線２１との間の引張り強度が2g以下のも
のは不良とした。 この結果より明らかなごとく、基板の表面に有
機絶縁層を有する磁電変換素子に於いて、強固
で、かつ収率の良いワイヤーボンデイングができ
ることが明らかになり、しかも工業的な寄与も大
である。 第２例 表面が平滑なマイカ基板上に厚さ1.2μｍ、電子
移動度10000cm2／Ｖ・secのInAs薄膜をMBE法
（分子線エピタキシー法）により形成した。 次に、第１例と同様の方法でInAs薄膜を厚さ
0.3mm一辺が45mmの正方形をしたセラミツク基板
上に接着した。この後は第１例と全く同一の方法
でホール素子を組立てた。この様にして作成した
ホール素子のワイヤーボンデイング時の不良率は
第２表の如くであつた。
のAu層を形成した場合である。 それぞれの場合においてボンデイング時の素子
の温度は100℃である。また、超音波エネルギー
はそれぞれの場合について不良率が最小になるよ
うに選んである。さらに、サンプル数は各2000個
である。不良率は１接合あたりの値である。電極
とAu細線２１との間の引張り強度が2g以下のも
のは不良とした。 この結果より明らかなごとく、基板の表面に有
機絶縁層を有する磁電変換素子に於いて、強固
で、かつ収率の良いワイヤーボンデイングができ
ることが明らかになり、しかも工業的な寄与も大
である。 第２例 表面が平滑なマイカ基板上に厚さ1.2μｍ、電子
移動度10000cm2／Ｖ・secのInAs薄膜をMBE法
（分子線エピタキシー法）により形成した。 次に、第１例と同様の方法でInAs薄膜を厚さ
0.3mm一辺が45mmの正方形をしたセラミツク基板
上に接着した。この後は第１例と全く同一の方法
でホール素子を組立てた。この様にして作成した
ホール素子のワイヤーボンデイング時の不良率は
第２表の如くであつた。
【表】
第２表において、はこの発明を適用したも
の、はInAs薄膜上に直接2μｍのAu層を形成し
た場合である。 第３例 表面が平滑な単結晶マイカ基板上に、厚さ1μ
ｍ、電子移動度30000cm2／Ｖ・secのInSb薄膜を
真空蒸着により形成して半導体膜１４を作つた。
このInSb薄膜の表面にエポキシ樹脂を塗布し、
厚さ0.3mm、一辺が45mmの正方形をしたフエライ
ト基板１２上に接着した。ついで前記マイカを除
去した。その後フオトレジストを使用し、通常行
われている方法でInSb薄膜の感磁部の表面上に
フオトレジスト被膜を形成した。次に、無電解メ
ツキを行い、銅を厚さ0.3μｍ所要の部位のみに付
着させた。さらに銅の厚付けを行う為、電解銅メ
ツキを行い、厚さ2μｍのCu層１６を形成した。
次に上記のフオトレジストを再度用い、電極部の
みに厚さ2μｍのNi層１７を電解メツキ法により
形成した。さらにその上に電解メツキにより厚さ
2μｍのAu層１８を形成した。次に上記のフオト
レジストを再度用い、フオトリソグラフイーの手
法により、不要なInSb薄膜および、一部の不要
な銅を塩化第２鉄の塩酸々性溶液でエツチング除
去し、ホール素子の感磁部及び４つの電極部を形
成した。ついで、シリコーン樹脂により感磁部の
真上に磁気収束用のフエライトのチツプを接着し
た。次に、このウエーハをダイシングカツターに
かけ、1.1×1.1mmの方形のホール素子に切断し
た。次にこれをリードフレーム２２のアイランド
５１上に接着した。次にペレツトの電極１５とリ
ードフレーム２２とを高速ワイヤーボンダーを用
い、Au細線２１で接合した。エポキシ樹脂によ
りトランスフアーモールド法でパツケージ化し
た。 このようにして製作したこの発明を適用したホ
ール素子のワイヤーボンデイング時の不良率は第
３表中のの如くであつた。
の、はInAs薄膜上に直接2μｍのAu層を形成し
た場合である。 第３例 表面が平滑な単結晶マイカ基板上に、厚さ1μ
ｍ、電子移動度30000cm2／Ｖ・secのInSb薄膜を
真空蒸着により形成して半導体膜１４を作つた。
このInSb薄膜の表面にエポキシ樹脂を塗布し、
厚さ0.3mm、一辺が45mmの正方形をしたフエライ
ト基板１２上に接着した。ついで前記マイカを除
去した。その後フオトレジストを使用し、通常行
われている方法でInSb薄膜の感磁部の表面上に
フオトレジスト被膜を形成した。次に、無電解メ
ツキを行い、銅を厚さ0.3μｍ所要の部位のみに付
着させた。さらに銅の厚付けを行う為、電解銅メ
ツキを行い、厚さ2μｍのCu層１６を形成した。
次に上記のフオトレジストを再度用い、電極部の
みに厚さ2μｍのNi層１７を電解メツキ法により
形成した。さらにその上に電解メツキにより厚さ
2μｍのAu層１８を形成した。次に上記のフオト
レジストを再度用い、フオトリソグラフイーの手
法により、不要なInSb薄膜および、一部の不要
な銅を塩化第２鉄の塩酸々性溶液でエツチング除
去し、ホール素子の感磁部及び４つの電極部を形
成した。ついで、シリコーン樹脂により感磁部の
真上に磁気収束用のフエライトのチツプを接着し
た。次に、このウエーハをダイシングカツターに
かけ、1.1×1.1mmの方形のホール素子に切断し
た。次にこれをリードフレーム２２のアイランド
５１上に接着した。次にペレツトの電極１５とリ
ードフレーム２２とを高速ワイヤーボンダーを用
い、Au細線２１で接合した。エポキシ樹脂によ
りトランスフアーモールド法でパツケージ化し
た。 このようにして製作したこの発明を適用したホ
ール素子のワイヤーボンデイング時の不良率は第
３表中のの如くであつた。
【表】
第３表において、はInSb薄膜上に直接2μｍ
のAu層を形成した場合である。 それぞれの場合においてボンデイング時の素子
の温度は100℃である。また、超音波エネルギー
はそれぞれの場合について不良率が最小になるよ
うに選んである。さらにまた、サンプル数は各
2000個である。不良率は１接合あたりの値であ
る。電極とAu細線２１との間の引張り強度が2g
以下のものは不良とした。 第４例 表面が平滑なマイカ基板上に厚さ1.2μｍ、電子
移動度10000cm2／Ｖ・secのInAs薄膜をMBE法
（分子線エピタキシー法）により形成した。この
InAs薄膜を厚さ0.3mm、一辺が45mmの正方形をし
たフエライト基板上に接着した。この後は第１例
と全く同一の方法でホール素子を組立てた。この
様にして作成したホール素子のワイヤーボンデイ
ング時の不良率は第４表の如くであつた。
のAu層を形成した場合である。 それぞれの場合においてボンデイング時の素子
の温度は100℃である。また、超音波エネルギー
はそれぞれの場合について不良率が最小になるよ
うに選んである。さらにまた、サンプル数は各
2000個である。不良率は１接合あたりの値であ
る。電極とAu細線２１との間の引張り強度が2g
以下のものは不良とした。 第４例 表面が平滑なマイカ基板上に厚さ1.2μｍ、電子
移動度10000cm2／Ｖ・secのInAs薄膜をMBE法
（分子線エピタキシー法）により形成した。この
InAs薄膜を厚さ0.3mm、一辺が45mmの正方形をし
たフエライト基板上に接着した。この後は第１例
と全く同一の方法でホール素子を組立てた。この
様にして作成したホール素子のワイヤーボンデイ
ング時の不良率は第４表の如くであつた。
【表】
第４表において、はこの発明を適用したも
の、はInAs薄膜上に直接2μｍのAu層を形成し
た場合で、それぞれの場合においてボンデイング
時の素子の温度は100℃である。また、超音波エ
ネルギーはそれぞれの場合について不良率が最小
になるように選んである。さらにまた、サンプル
数は各々2000個であり、不良率は１接合あたりの
値である。また、電極とAu細線間の引張り強度
が2g以下のものは不良とした。 このように、本発明の磁電変換素子は、極めて
強固なワイヤーボンデイングが可能であり、収率
が良く、工業的な量産技術とした有用であること
は明らかである。 第５例 表面が平滑な単結晶マイカ基板上に、厚さ1μ
ｍ、電子移動度30000cm2／Ｖ・secのInSb薄膜を
真空蒸着により形成して半導体膜１４を作つた。
次に、この上に真空蒸着法により、厚さ3000Åの
Al2O3膜を形成した。このAl2O3薄膜の表面にエ
ポキシ樹脂を塗布し、厚さ0.3mm、一辺が45mmの
正方形をしたフエライト基板１２上に接着した。
ついで前記マイカを除去した。その後フオトレジ
ストを使用し、通常行われている方法でInSb薄
膜の感磁部の表面上にフオトレジスト被膜を形成
した。次に、無電解メツキを行い、銅を厚さ0.3μ
ｍ所要の部位のみに付着させた。さらに銅の厚付
けを行う為、電解銅メツキを行い、厚さ2μｍの
Cu層１６を形成した。次に上記のフオトレジス
トを再度用い、電極部のみに厚さ2μｍのNi層１
７を電解メツキ法により形成した。さらにその上
に電解メツキにより厚さ2μｍのAu層１８を形成
した。次に上記のフオトレジストを再度用い、フ
オトリソグラフイーの手法により、不要なInSb
薄膜および、一部の不要な銅を塩化第２鉄の塩
酸々性溶液でエツチング除去し、ホール素子の感
磁部及び４つの電極部を形成した。後にシリコー
ン樹脂により感磁部の真上に磁気収束用のフエラ
イトのチツプを接着した。次に、このウエーハを
ダイシングカツターにかけ、1.1×1.1mmの方形の
ホール素子に切断した。次にこれをリードフレー
ム２２のアイランド５１上に接着した。次にペレ
ツトの電極１５とリードフレーム２２とを高速ワ
イヤーボンダーを用い、Au細線２１で接合した。
エポキシ樹脂によりトランスフアーモールド法で
パツケージ化した。 このようにして製作したこの発明を適用したホ
ール素子のワイヤーボンデイング時の不良率は第
５表中のの如くであつた。
の、はInAs薄膜上に直接2μｍのAu層を形成し
た場合で、それぞれの場合においてボンデイング
時の素子の温度は100℃である。また、超音波エ
ネルギーはそれぞれの場合について不良率が最小
になるように選んである。さらにまた、サンプル
数は各々2000個であり、不良率は１接合あたりの
値である。また、電極とAu細線間の引張り強度
が2g以下のものは不良とした。 このように、本発明の磁電変換素子は、極めて
強固なワイヤーボンデイングが可能であり、収率
が良く、工業的な量産技術とした有用であること
は明らかである。 第５例 表面が平滑な単結晶マイカ基板上に、厚さ1μ
ｍ、電子移動度30000cm2／Ｖ・secのInSb薄膜を
真空蒸着により形成して半導体膜１４を作つた。
次に、この上に真空蒸着法により、厚さ3000Åの
Al2O3膜を形成した。このAl2O3薄膜の表面にエ
ポキシ樹脂を塗布し、厚さ0.3mm、一辺が45mmの
正方形をしたフエライト基板１２上に接着した。
ついで前記マイカを除去した。その後フオトレジ
ストを使用し、通常行われている方法でInSb薄
膜の感磁部の表面上にフオトレジスト被膜を形成
した。次に、無電解メツキを行い、銅を厚さ0.3μ
ｍ所要の部位のみに付着させた。さらに銅の厚付
けを行う為、電解銅メツキを行い、厚さ2μｍの
Cu層１６を形成した。次に上記のフオトレジス
トを再度用い、電極部のみに厚さ2μｍのNi層１
７を電解メツキ法により形成した。さらにその上
に電解メツキにより厚さ2μｍのAu層１８を形成
した。次に上記のフオトレジストを再度用い、フ
オトリソグラフイーの手法により、不要なInSb
薄膜および、一部の不要な銅を塩化第２鉄の塩
酸々性溶液でエツチング除去し、ホール素子の感
磁部及び４つの電極部を形成した。後にシリコー
ン樹脂により感磁部の真上に磁気収束用のフエラ
イトのチツプを接着した。次に、このウエーハを
ダイシングカツターにかけ、1.1×1.1mmの方形の
ホール素子に切断した。次にこれをリードフレー
ム２２のアイランド５１上に接着した。次にペレ
ツトの電極１５とリードフレーム２２とを高速ワ
イヤーボンダーを用い、Au細線２１で接合した。
エポキシ樹脂によりトランスフアーモールド法で
パツケージ化した。 このようにして製作したこの発明を適用したホ
ール素子のワイヤーボンデイング時の不良率は第
５表中のの如くであつた。
【表】
第５票において、はInSb薄膜上に直接2μｍ
のAu層を形成した場合である。 それぞれの場合においてボンデイング時の素子
の温度は100℃である。また、超音波エネルギー
はそれぞれの場合について不良率が最小になるよ
うに選んである。さらにまた、サンプル数は各
2000個であり、不良率は１接合あたりの値であ
る。電極とAu細線２１との間の引張り強度が2g
以下のものは不良とした。 上記の素子の断面構造を第６図に示す。第６図
において、エポキシ樹脂層１３とInSbの薄膜１
４の中間にアルミナ層２６が形成されている。
のAu層を形成した場合である。 それぞれの場合においてボンデイング時の素子
の温度は100℃である。また、超音波エネルギー
はそれぞれの場合について不良率が最小になるよ
うに選んである。さらにまた、サンプル数は各
2000個であり、不良率は１接合あたりの値であ
る。電極とAu細線２１との間の引張り強度が2g
以下のものは不良とした。 上記の素子の断面構造を第６図に示す。第６図
において、エポキシ樹脂層１３とInSbの薄膜１
４の中間にアルミナ層２６が形成されている。
第１図は本発明による磁電変換素子の一実施例
を示す断面図、第２図は第１図の平面図、第３図
は更に他の実施例を示す平面図、第４図は第３図
の断面図、第５図は本発明の第３例のホール素子
を示す断面図、第６図は本発明の第５例のホール
素子を示す断面図である。 １１……絶縁性基板、１２……基板、１２′…
…フエライト基板、１３……絶縁層、１４……半
導体膜、１５……電極、１６……Cu層、１７…
…Ni層、１８……Au層、１９……感磁部、２１
……ワイヤーボンデイングされた金属細線、２２
……リードフレーム、２３……モールド樹脂、２
４……プリント基板、２５……プリント基板上の
配線パターン、２６……うすい無機質絶縁層、４
１……シリコーン樹脂、４２……フエライト磁気
収束チツプ、５０……ダイボンド接着樹脂層、５
１……アイランド。
を示す断面図、第２図は第１図の平面図、第３図
は更に他の実施例を示す平面図、第４図は第３図
の断面図、第５図は本発明の第３例のホール素子
を示す断面図、第６図は本発明の第５例のホール
素子を示す断面図である。 １１……絶縁性基板、１２……基板、１２′…
…フエライト基板、１３……絶縁層、１４……半
導体膜、１５……電極、１６……Cu層、１７…
…Ni層、１８……Au層、１９……感磁部、２１
……ワイヤーボンデイングされた金属細線、２２
……リードフレーム、２３……モールド樹脂、２
４……プリント基板、２５……プリント基板上の
配線パターン、２６……うすい無機質絶縁層、４
１……シリコーン樹脂、４２……フエライト磁気
収束チツプ、５０……ダイボンド接着樹脂層、５
１……アイランド。
Claims (1)
- １ 表面に厚さ30μｍ以下の有機物絶縁層を有す
る基板上に厚さ0.1〜10μｍ、電子移動度が2000〜
80000cm2／Ｖ・secの−族化合物半導体膜が形
成され、該半導体膜上の所要の部分にCu層が形
成されその上にNi層が形成され、該Ni層の上に
Au層が形成されて電極が構成され、さらに該電
極上に金線の一端が直接接続されていることを特
徴とする磁電変換素子。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60099395A JPS61256776A (ja) | 1985-05-10 | 1985-05-10 | 磁電変換素子 |
| KR1019870700006A KR910002313B1 (ko) | 1985-05-10 | 1985-10-14 | 자전 변환소자 |
| PCT/JP1985/000572 WO1986006878A1 (fr) | 1985-05-10 | 1985-10-14 | Element convetisseur magneto-electrique |
| DE19853590792 DE3590792T (ja) | 1985-05-10 | 1985-10-14 | |
| NLAANVRAGE8520325,A NL188488C (nl) | 1985-05-10 | 1985-10-14 | Magneto-elektrische transducent. |
| DE3590792A DE3590792C2 (ja) | 1985-05-10 | 1985-10-14 | |
| US07/325,129 US4908685A (en) | 1985-05-10 | 1989-03-15 | Magnetoelectric transducer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60099395A JPS61256776A (ja) | 1985-05-10 | 1985-05-10 | 磁電変換素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61256776A JPS61256776A (ja) | 1986-11-14 |
| JPH0462474B2 true JPH0462474B2 (ja) | 1992-10-06 |
Family
ID=14246305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60099395A Granted JPS61256776A (ja) | 1985-05-10 | 1985-05-10 | 磁電変換素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61256776A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63226084A (ja) * | 1987-03-13 | 1988-09-20 | Matsushita Electric Ind Co Ltd | 磁気抵抗素子 |
| JP2008020402A (ja) * | 2006-07-14 | 2008-01-31 | Asahi Kasei Electronics Co Ltd | 電流検出機構 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58153384A (ja) * | 1982-03-05 | 1983-09-12 | Asahi Chem Ind Co Ltd | 磁電変換素子及び磁電変換素子の製造方法 |
-
1985
- 1985-05-10 JP JP60099395A patent/JPS61256776A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61256776A (ja) | 1986-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4908685A (en) | Magnetoelectric transducer | |
| US7193288B2 (en) | Magnetoelectric transducer and its manufacturing method | |
| JPS6324647A (ja) | 半導体パッケ−ジ | |
| JP4480318B2 (ja) | 複合半導体素子及びその製造方法 | |
| JPH01276750A (ja) | 半導体装置 | |
| JPH0462474B2 (ja) | ||
| JP2556802B2 (ja) | 磁電変換素子 | |
| JPH0462475B2 (ja) | ||
| JPH06105802B2 (ja) | 磁電変換素子 | |
| US4974052A (en) | Plastic packaged semiconductor device | |
| JPS63293930A (ja) | 半導体装置における電極 | |
| JPH0671105B2 (ja) | 磁電変換素子の製造方法 | |
| JP2005019566A (ja) | 磁電変換素子 | |
| JPH0471351B2 (ja) | ||
| JP2610083B2 (ja) | 強磁性体磁気抵抗素子 | |
| JP2954297B2 (ja) | 樹脂封止型半導体装置 | |
| JPH11330584A (ja) | 磁電変換素子およびそれを用いた磁気センサ、磁電変換素子の製造方法 | |
| JPS6158248A (ja) | 薄型半導体装置 | |
| JPH11330586A (ja) | 磁電変換素子およびそれを用いた磁気センサ、磁電変換素子の製造方法 | |
| JP3085147B2 (ja) | 磁電変換素子 | |
| JP2923043B2 (ja) | 樹脂封止型半導体装置 | |
| CN120282703A (zh) | 一种霍尔传感器的封装结构的制备方法 | |
| JPH0525182B2 (ja) | ||
| JPS60262434A (ja) | 半導体装置 | |
| JPH09331088A (ja) | ホール素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |