JPH0462845A - 積層配線の製造方法 - Google Patents

積層配線の製造方法

Info

Publication number
JPH0462845A
JPH0462845A JP16714490A JP16714490A JPH0462845A JP H0462845 A JPH0462845 A JP H0462845A JP 16714490 A JP16714490 A JP 16714490A JP 16714490 A JP16714490 A JP 16714490A JP H0462845 A JPH0462845 A JP H0462845A
Authority
JP
Japan
Prior art keywords
film
silicide film
tungsten
tungsten silicide
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16714490A
Other languages
English (en)
Inventor
Toru Nishiwaki
徹 西脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP16714490A priority Critical patent/JPH0462845A/ja
Publication of JPH0462845A publication Critical patent/JPH0462845A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、信頼性の高い積層配線の製造方法に関するも
のである。
従来の技術 半導体装置の配線材料として高融点金属のシリサイド化
合物が広く用いられている。
しかし、シリサイドからなる配線は、それ自体の内部応
力のために、膜が剥れたり断線が発生したりする。
また、内部応力緩和のためにシリサイド膜下層に多結晶
シリコン膜を被着させたポリサイド構造を用いているが
、ポリサイド構造だけては完全に断線を防止できない。
以下、従来の積層配線の製造方法を第2図を用いて説明
する。第2図(a)に示すように、段差を有する半導体
基板1上に熱フローできる薄いガラス膜として、ボロン
フォスフアシリケードガラス(以下BPSG)膜2を例
えば常圧CVD法により4500A堆積し、次に第2図
(b)に示すようにBPSG膜の熱フローを例えば窒素
雰囲気中で900°C,30分行なう。その後多結晶シ
リコン膜3を、1500人例えば減圧CVD法により堆
積し、さらにニールドウオール型の減圧CVD法により
タングステンシリサイド膜4を2500A堆積する。そ
の後周知の写真食刻法により多結晶シリコン膜3とタン
グステンシリサイド膜4の一層よりなるポリサイド配線
を形成する。
発明が解決しようとする課題 」1記したような従来技術では、多結晶シリコン膜3」
二に堆積したタングステンシリサイド膜4のタングステ
ンに対するシリコンの組成比が2.3以下で・あると内
部応力のため、タングステンシリサイド膜内部にクラッ
クが発生し断線が生じる。
またタングステンシリサイド膜4のタングステンに対す
るシリコンの組成比を2.6以上にすると積層配線の抵
抗が上昇するという問題が生しる。
本発明は以上述べた問題を解決し、配線抵抗が低く信頼
性の高い積層配線の形成方法を提供するものである。
課題を解決するための手段 本発明では、上記課題を解決するために、シリサイド膜
を被着するときに、シリコンの組成比を変化させながら
被着する。
作用 本発明では、シリサイド膜を被着する際、シリコンの組
成比を下げながらシリサイド膜を被着することで、ポリ
サイド配線の配線抵抗を下げずにかつシリサイド膜にク
ラックが発生しない高い信頼性をもつ積層配線を形成で
きる。
実施例 本発明の実施例を第1図を用いて詳細に説明する。
1は凹凸を有する半導体基板、2はボロンフォスフアシ
リケードガラス膜、3は多結晶シリコン膜、4はタング
ステンシリサイド膜である。
第1図(a)において半導体基板1上に常圧CVD法を
用いて熱フローできる薄いガラス膜としてボロンフォス
フアシリケードガラス(BPSG)l]N2を成長する
。BPSG膜2の膜厚は4500八を用いた。次に第1
図(b)に示すように、BPSG膜2を水蒸気雰囲気中
て熱処理を、例えば900 ’C。
30分行ない溶解平坦化を行なう。次に多結晶シリコン
膜3を約1500A、例えば減圧CVD法により堆積す
る。次にタングステンシリサイド膜4をコールドフォー
ルタイプの減圧CVD法を用いて堆積する。まず第1ス
テツプとしてシランを1000secm、六弗化タング
ステンを5 secm流しシリコンの組成比2.8程度
のタングステンシリサイド膜4を500A堆積する。次
にシランを800secm、六弗化タングステンを6 
secm流してシリコンの組成比2.6程度のタングス
テンシリサイド膜4を約1000人堆積する。最後に第
3ステツプとしてシランを600secm、六弗化タン
グステンを8secm流してシリコンの組成比2.3程
度のタングステンシリサイド膜4を約1000A堆積し
タングステンシリサイド膜4の堆積を終了する。次に周
知の写真食刻法により多結晶シリコン膜3とタングステ
ンシリサイド膜4の積層配線を形成する。
また本実施例では、シリサイド化合物としてタングステ
ンシリサイドを用いたがそれ以外のTi。
MOなどのケイ化物などでも同様な効果が期待できる。
発明の効果 ポリサイド配線のタングステンシリサイド膜を堆積する
ときにシリコンの組成比が高い膜を初期に堆積し、次に
シリコンの組成比が高い膜を堆積することにより、ポリ
サイド配線の抵抗値を下げずに、かつタングステンシリ
サイ1く膜の上剥れや断線の生じない、高い信頼生をも
った積層配線を形成できる。
【図面の簡単な説明】
第1図(a) 、 (b)は本発明の一実施例における
積層配線の製造方法を示す工程順断面図、第2図(a)
。 (b)は従来例の工程順断面図である。 1・・・・・・半導体基板、2・・・・・・ボロンフォ
スフアシリケードガラス膜、3・・・・・・多結晶シリ
コン膜、4・・・・・・タングステンシリサイド膜。

Claims (2)

    【特許請求の範囲】
  1. (1)段差を有する半導体基板上に熱フローするガラス
    膜を形成する工程と、前記ガラス膜を熱フローする工程
    と、前記ガラス膜上に多結晶シリコン膜を形成する工程
    と、前記多結晶シリコン膜上に高融点金属シリサイド膜
    を形成する工程を備え、前記高融点金属シリサイド膜の
    高融点金属に対するシリコンの組成比が前記多結晶シリ
    コン膜より遠くなるに連れて低くなる積層した高融点金
    属シリサイド膜で形成されていることを特徴とする積層
    配線の製造方法。
  2. (2)高融点金属がチタン、モリブデン、タングステン
    の内の少なくとも1つであることを特徴とする特許請求
    の範囲第1項に記載した積層配線の製造方法。
JP16714490A 1990-06-25 1990-06-25 積層配線の製造方法 Pending JPH0462845A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16714490A JPH0462845A (ja) 1990-06-25 1990-06-25 積層配線の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16714490A JPH0462845A (ja) 1990-06-25 1990-06-25 積層配線の製造方法

Publications (1)

Publication Number Publication Date
JPH0462845A true JPH0462845A (ja) 1992-02-27

Family

ID=15844238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16714490A Pending JPH0462845A (ja) 1990-06-25 1990-06-25 積層配線の製造方法

Country Status (1)

Country Link
JP (1) JPH0462845A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61174628A (ja) * 1985-01-29 1986-08-06 Fujitsu Ltd 半導体装置の製造方法
JPS63133672A (ja) * 1986-11-26 1988-06-06 Nec Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61174628A (ja) * 1985-01-29 1986-08-06 Fujitsu Ltd 半導体装置の製造方法
JPS63133672A (ja) * 1986-11-26 1988-06-06 Nec Corp 半導体装置

Similar Documents

Publication Publication Date Title
JP3280803B2 (ja) 半導体装置及びその製造方法
US5356836A (en) Aluminum plug process
US4732801A (en) Graded oxide/nitride via structure and method of fabrication therefor
US5723362A (en) Method of forming interconnection
JPH09186106A (ja) 高い電子移動抵抗性を有するメタライゼーション・システム
JP3244058B2 (ja) 半導体装置の製造方法
JP2800788B2 (ja) 半導体装置の製造方法
JPH0432534B2 (ja)
US5846877A (en) Method for fabricating an Al-Ge alloy wiring of semiconductor device
JPH07297150A (ja) 半導体装置の製造方法
US5985754A (en) Method of forming a void-free contact plug
JPH02231714A (ja) 半導体装置の製造方法
JPH0462845A (ja) 積層配線の製造方法
JP3328359B2 (ja) 半導体装置の製造方法
KR100543653B1 (ko) 반도체 소자의 금속 배선 형성 방법
JPH0479330A (ja) 積層配線の形成方法
JPH02188921A (ja) 高融点金属多層膜形成法
JP3295108B2 (ja) 半導体装置の製造方法
JP3278877B2 (ja) 配線の形成方法
JPH0487328A (ja) 半導体装置の製造方法
JP2785482B2 (ja) 半導体装置の製造方法
JPH0661228A (ja) 半導体装置及びその製造方法
JPH09148328A (ja) 半導体装置の製造方法
JP3027987B2 (ja) 金属膜又は金属シリサイド膜の形成方法及び半導体装置の製造方法
JPS62291146A (ja) 半導体装置の製造方法