JPH0462925A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0462925A
JPH0462925A JP17485090A JP17485090A JPH0462925A JP H0462925 A JPH0462925 A JP H0462925A JP 17485090 A JP17485090 A JP 17485090A JP 17485090 A JP17485090 A JP 17485090A JP H0462925 A JPH0462925 A JP H0462925A
Authority
JP
Japan
Prior art keywords
aluminum alloy
layer
wiring layer
alloy wiring
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17485090A
Other languages
English (en)
Inventor
Masatoshi Tsuneoka
正年 恒岡
Masaaki Maehara
前原 正明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP17485090A priority Critical patent/JPH0462925A/ja
Publication of JPH0462925A publication Critical patent/JPH0462925A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体装置に関し、特にアルミニウム積層配
線を有する半導体装置におけるスルーホール部の導通不
良防止に有効な技術に関する。
[従来の技術] 近年、LSI(大規模集積回路)の高集積化が進み、著
しく配線幅・厚さの微細化、配線長の増加、多層化が推
し進められているが、その弊害として発生し得るストレ
スマイグレーションによる導通不良を防止するために、
アルミニウム合金配線層の積層化が検討され、その積層
メタルとして、アルミニウムとの反応性が低く、かつ加
工性の良い窒化チタンが検討されている。
このような積層配線層により各アルミニウム合金配線層
が形成され、かつ多層配線構造の半導体装置の形成にあ
たっては、先ず全面に被着したアルミニウム合金膜をパ
ターンカットして下層アルミニラム合金配線層を形成し
た後、その上全面に形成した層間絶縁膜例えば酸化シリ
コン膜の一部を開口させて、下層アルミニウム合金配線
層の一部を露出させ、次にその上全面に窒化チタン膜を
形成し、さらにその上全面にアルミニウム合金膜を形成
した後、パターンカットして金属窒化物層となる窒化チ
タン層および上層アルミニウム合金配線層を形成してい
る。
この窒化チタン膜を形成するにあたって、アルゴン・プ
ラズマおよび窒素プラズマでチタン・ターゲットを叩い
て半導体ウェハ上に窒化チタンを堆積するりアクティブ
スパッタリング法を用いている。
[発明が解決しようとする課題] しかしながら、上記半導体装置では以下のような問題が
生じる。
即ち、リアクティブスパッタリング法で窒化チタン膜を
形成する際の初期過程において、反応活性に富む下層ア
ルミニウム合金配線層の表面の一部が、酸化シリコン膜
の開口部、即ちスルーホール部より露出して、窒素プラ
ズマに起因した高エネルギー窒素ガス分子を含む雰囲気
にさらされるため、さらされた下層アルミニウム合金配
線層の表面に、極めて電気抵抗の高い窒化物が形成され
てしまい、スルーホール部における上層アルミニウム合
金配線層と下層アルミニウム合金配線層のコンタクトに
導通不良が引き起こされ得る。
本発明は、かかる点に鑑みなされたもので、アルミニウ
ム積層配線を有する半導体装置におけるスルーホール部
の導通不良防止に有効な技術を提供することを主たる目
的としている。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
[課題を解決するための手段] 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
請求項1記載の発明は、多層配線構造で、少なくとも最
下層アルミニウム合金配線層を除く上層アルミニウム合
金配線層が、アルミニウム合金層一 とその下に接する金属窒化物層よりなる積層配線層によ
り形成されている半導体装置において、少なくともスル
ーホール部では、前記金属窒化物層とその下に位置する
下層アルミニウム合金配線層との間に、導電性を有し、
かつその窒化物が導電性を有する材料よりなるバッファ
層を介在させたものである。
請求項2記載の発明は、請求項1記載の発明において、
前記バッファ層が、導電性を有し、かつ窒化物を形成し
ない材料より形成されているものである。
請求項3記載の発明は、請求項1または2記載の発明に
おいて、前記バッファ層がタングステン、モリブデン、
チタン、ジルコニウム、ハフニウム、白金、パラジウム
、またはそれらのシリサイドにより形成されているもの
である。
[作用コ 上記手段によれば、金属窒化膜の形成初期過程において
、層間絶縁膜の開口部、即ちスルーホール部では、下層
アルミニウム合金配線層の表面の代わりに、それを被覆
するバッファ層の表面が窒素プラズマに起因した高エネ
ルギー窒素ガス分子を含む雰囲気にさらされることにな
り、下層アルミニウム合金配線層の表面には窒化物が形
成されない。
従って、導電性を有しかつその窒化物も導電性を有する
材料によってバッファ層が形成されている場合には、バ
ッファ層の表面に窒化物が形成されてもスルーホール部
の抵抗は高くならないし、また、導電性を有しかつ窒化
物を形成しない材料によってバッファ層が形成されてい
る場合にも、スルーホール部の抵抗は高くならない。
[第1実施例] 本発明に係る半導体装置の第1実施例を図面に基づいて
説明する。
第1図には多層配線構造を有する半導体装置の2層目の
配線層が被着された状態における配線部分の部分断面が
示されている。
同図において、符号1°はパッシベーション膜として機
能する酸化シリコン膜であり、この酸化シリコン膜lは
最終半導体領域形成工程の終了した半導体ウェハ(図示
省略)上に形成されている。
この酸化シリコン膜1上の一部分に下層アルミニウム合
金配線層2がパターンカットされて形成され、そのパタ
ーンカットされた下層アルミニウム合金配線層2上にバ
ッファ層として機能するタングステン層3が約50Å以
上の厚さで形成されている。そして、このタングステン
層3の一部が露出するように、層間絶縁膜たる酸化シリ
コン膜4の一部が開口されている。さらに、その上に上
層アルミニウム合金配線層5が形成され、酸化シリコン
膜4の開口部、即ちスルーホール部4aにおいて、上層
アルミニウム合金配線層5と下層アルミニウム合金配線
層2が、タングステン層3を介して、電気的に接触して
いる。
上層アルミニウム合金配線層5は、ストレスマイグレー
ションによる導通不良を防止するために、積層構造によ
り形成されている。この積層構造の上層は0.5〜1μ
mの厚さのアルミニウム合金層5aであり、またその下
層はO,Iμm程度の厚さの金属窒化物層、例えばここ
では窒化チタン層5bである。
次に、第2図(A)〜(C)に基づいて、このような半
導体装置の配線部分の形成工程を順を追って説明する。
まず、最終半導体領域形成工程の終了した半導体ウェハ
(図示省略)上に、公知の技術により酸化シリコンII
fJ 1を形成し、その上にスパッタリング法によりア
ルミニウム合金膜2aを0.5〜1μmの厚さになるよ
うに形成する。そして、その上にスパッタリング法によ
りタングステン膜3aを約50Å以上の厚さになるよう
に形成する。ここまでの状態が第2図(A)に示されて
いる。
次に、その上にホトレジスト(図示省略)を被着し、露
光・現像工程を経て、ドライエツチングによりタングス
テン膜3aおよびアルミニウム合金膜2aを所望のパタ
ーンになるようにパターンカットして、タングステン層
3および下層アルミニウム合金配線層2を形成する。そ
して、残ったホトレジストを除去した後、さらにその上
全面に公知の技術により酸化シリコン膜4を形成する。
その後、その上にホトレジスト(図示省略)を被着し、
露光・現像工程を経て、ドライエツチングによりスルー
ホール部4aを開口し、タングステン層3の表面を露出
させる。そして、残ったホトレジストを除去した状態が
第2図(B)に示されている。
次に、その上全面にリアクティブスパッタリング法によ
り窒化チタン層5bを0.1μm程度の厚さになるよう
に形成し、さらにその上にスパッタリング法によりアル
ミニウム合金層5aを0゜5〜1μmの厚さになるよう
に形成して、これら2層よりなる上層アルミニウム合金
配線層5の形成が終了する。このようにして第2図(C
)に示すような構造の配線部分を有する半導体装置が形
成される。
その後、下層アルミニウム合金配線層2と同様に、上層
アルミニウム合金配線層5を所望のパターンになるよう
にパターンカットする。
さらに、3層目以降の上層アルミニウム合金配一 線層を有する場合には、上層アルミニウム合金配線層5
をパターンカットする前に、その上にバッファ層となる
タングステン膜を形成する工程から後の工程を繰り返せ
ば良い。
[第2実施例] 本発明に係る半導体装置の第2実施例を図面に基づいて
説明する。なお、第1実施例と同様の点については同一
の符号を付してその説明を省略する。
第3図に示すように、本実施例において第1実施例と異
なるのは以下の点である。即ち、窒化チタン層5bに接
してその下金面にバッファ層たるタングステン層6が形
成されている点である。つまり、層間絶縁膜たる酸化シ
リコン膜4上およびスルーホール部4aにおいて露出す
る下層アルミニウム合金配線層2上の全面にタングステ
ン層6が形成されていることになる。そして、タングス
テン層6の上全面に上層アルミニウム合金配線層5が形
成されている。
次に、第4図(A)〜(C)に基づいて、このような半
導体装置の配線部分の形成工程を順を追って説明する。
まず、第1実施例と同様に、酸化シリコン膜1上にアル
ミニウム合金膜を形成する。その上にホトレジスト(図
示省略)を被着し、露光・現像工程を経て、ドライエツ
チングにより所望のパターンになるようにパターンカッ
トして、下層アルミニウム合金配線層2を形成する。そ
して、残ったホトレジストを除去した後、さらにその上
全面に公知の技術により酸化シリコン膜4を形成する。
その後、その上にホトレジスト(図示省略)を被着し、
露光・現像工程を経て、ドライエツチングによりスルー
ホール部4aを開口し、下層アルミニウム合金配線層2
の表面を露出させる。そして、残ったホトレジストを除
去した状態が第4図(A)に示されている。
次に、その上全面にスパッタリング法によりタングステ
ン層6を形成した状態が第4図(B)に示されている。
次に、その」二全面にリアクティブスパッタリング法に
より窒化チタン層5bを形成し、さらにその上にスパッ
タリング法によりアルミニウム合金層5aを形成して、
これら2層よりなる上層アルミニウム合金配線層5の形
成が終了する。このようにして第4図(C)に示すよう
な構造の配線部分を有する半導体装置が形成される。
その後、下層アルミニウム合金配線層2と同様に、上層
アルミニウム合金配線層5およびバッファ層6を所望の
パターンになるようにパターンカットする。
さらに、3層目以降の上層アルミニウム合金配線層を有
する場合には、その上に層間絶縁膜を形成する工程から
後の工程を繰り返せば良い。
[第3実施例コ 本発明に係る半導体装置の第3実施例を図面に基づいて
説明する。なお、第1実施例と同様の点については同一
の符号をイリしてその説明を省略する。
第5図に示すように、本実施例において第1実施例と異
なるのは以下の点である。即ち、スルーホール部4aに
おいて露出する下層アルミニウム合金配線層2上にのみ
タングステン層7が形成されている点である。
次に、第6図(Δ)〜(C)に基づいて、このような半
導体装置の配線部分の形成工程を順を追って説明する。
まず、第1実施例と同様に、酸化シリコン膜1上にアル
ミニウム合金膜を形成する。その上にホトレジスト(図
示省略)を被着し、露光・現像工程を経て、ドライエツ
チングにより所望のパターンになるようにパターンカッ
トして、下層アルミニウム合金配線層2を形成する。そ
して、残ったホトレジストを除去した後、さらにその上
全面に公知の技術により酸化シリコン膜4を形成する。
その後、その」二にホトレジスト(図示省略)を被着し
、露光・現像工程を経て、ドライエツチングによりスル
ーホール部4aを開1コし、下層アルミニウム合金配線
層2の表面を露出させる。そして、残ったホトレジスト
を除去した状態が第6図(A)に示されている。
次に、スルーホール部4aにおいて露出する下層アルミ
ニウム合金配線層2の表面上にのみ、気相成長法により
タングステン層7を選択成長させた状態が第6図(B)
に示されている。
次に、その上全面にリアクティブスパッタリング法によ
り窒化チタン層5bを形成し、さらにその上にスパッタ
リング法によりアルミニウム合金層5aを形成して、こ
れら2層よりなる上層アルミニウム合金配線層5の形成
が終了する。このようにして第6図(C)に示すような
構造の配線部分を有する半導体装置が形成される。
その後、下層アルミニウム合金配線層2と同様に、上層
アルミニウム合金配線層5を所望のパターンになるよう
にパターンカットする。
さらに、3層目以降の上層アルミニウム合金配線層を有
する場合には、その上に層間絶縁膜を形成する工程から
後の工程を繰り返せば良い。
[第4実施例] 本発明に係る半導体装置の第4実施例を図面に基づいて
説明する。なお、第1実施例と同様の点については同一
の符号を付してその説明を省略する。
第7図に示すように、本実施例において第1実施例と異
なるのは以下の点である。即ち、スルーホール部4aに
おいて露出する下層アルミニウム合金配線層2」二にの
みタングステン層8が形成されている点である。従って
、第3実施例と同様の構造であるが、タングステン層8
の形成方法が異なる。
次に、第8図(A)〜(C)に基づいて、このような半
導体装置の配線部分の形成工程を順を追って説明する。
まず、第1実施例と同様に、酸化シリコン膜1上にアル
ミニウム合金膜を形成する。その」二にホトレジスト(
図示省略)を被着し、露光・現像工程を経て、ドライエ
ツチングにより所望のパターンになるようにパターンカ
ットして、下層アルミニウム合金配線層2を形成する。
そして、残ったホトレジストを除去した後、さらにその
上全面に公知の技術により酸化シリコン膜4を形成する
その後、その上にホトレジスト(図示省略)を被着し、
露光・現像工程を経て、ドライエツチングによりスルー
ホール部4aを開口し、下層アルミニウム合金配線層2
の表面を露出させる。そして、残ったホi・レジストを
除去した状態が第8図(A)に示されている。
次に、その上全面にスルーホール部4aが埋めつくされ
る程度まで、スパッタリング法によりタングステン膜を
形成した後、酸化シリコン膜4の表面が露出する程度ま
でタングステン膜をエッチバックし、スルーホール部り
a内にのみタングステン層8が残るようにする。ここま
での状態が第8図(B)に示されている。
次に、その上全面にリアクティブスパッタリング法によ
り窒化チタン層5bを形成し、さらにその上にスパッタ
リング法によりアルミニウム合金層5aを形成して、こ
れら2層よりなる上層アルミニウム合金配線層5の形成
が終了する。このようにして第8図(C)に示すような
構造の配線部分を有する半導体装置が形成される。
その後、下層アルミニウム合金配線層2と同様に、上層
アルミニウム合金配線層5を所望のパターンになるよう
にパターンカットする。
さらに、3層目以降の」二層アルミニウム合金配線層を
有する場合には、その上に層間絶縁膜を形成する工程か
ら後の工程を繰り返せば良い。
上記した第1乃至第4実施例によれば下記の効果を得る
ことができる。
即ち、タングステン層3,6,7.8が、下層アルミニ
ウム合金配線層2を被覆していることにより、窒化チタ
ン層5bの形成初期過程において、下層アルミニウム合
金配線層2の表面が窒素プラズマに起因した高エネルギ
ー窒素ガス分子を含む雰囲気にさらされることがないた
め、下層アルミニウム合金配線層2の表面に極めて電気
抵抗の高い窒化物が形成されるのを防止することができ
る。
従って、上層アルミニウム合金配線層5と下層アルミニ
ウム合金配線層2の導通を確保することができる。
また、タングステン層3,6,7.8の形成にあたって
、既存のスパッタリング装置或いは気相成長装置を用い
れば足り、新規な製造装置を導入することなく、製品の
信頼性の向」ユ、および歩留りの改善を簡便に図ること
ができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
例えば、上記第1乃至第4実施例によれば、バッファ層
を形成する材料としてタングステンを用いているが、こ
れに限定されるものではなく、導電性を有しかつその窒
化物が導電性を有する材料、または導電性を有しかつ窒
化物を形成しない材料であれば如何なるものを用いても
良い。なお、バッファ層を形成する材料としてチタンを
用いる場合には、リアクティブスパッタリング装置内で
窒素ガスの導入時期を遅くすることにより、チタン層と
窒化チタン層5bの形成を行うことができ、工程数を減
らすことができる。
また、上記第1乃至第4実施例によれば、タングステン
層3,6,7.8の形成方法としてスパッタリング法或
いは気相成長法を用いているが、これに限定されるもの
ではなく、如何なる方法を用いても良い。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体装置の製造技
術について説明したが、それに限定されるものではない
[発明の効果] 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
請求項1記載の発明によれば、多層配線構造で、少なく
とも最下層アルミニウム合金配線層を除く上層アルミニ
ウム合金配線層が、アルミニウム合金層とその下に接す
る金属窒化物層よりなる積層配線層により形成されてい
る半導体装置において、少なくともスルーホール部では
、前記金属窒化物層とその下に位置する下層アルミニウ
ム合金配線層との間に、導電性を有し、かつその窒化物
が導電性を有する材料よりなるバッファ層を介在させた
ため、金属窒化物層の形成初期過程において、スルーホ
ール部の下層アルミニウム合金配線層の表面に極めて電
気抵抗の高い窒化物が形成されず、それを被覆するバッ
ファ層の表面に導電性を有する窒化物が形成されること
になる。
従って、そのバッファ層に上層アルミニウム合金配線層
が電気的に接続されるため、スルーホール部の抵抗が高
くならず、上層アルミニウム合金配線層と下層アルミニ
ウム合金配線層の導通が確保される、という効果が得ら
れる。
請求項2記載の発明によれば、請求項1記載の発明にお
いて、前記バッファ層が、導電性を有し、かつ窒化物を
形成しない材料より形成されているため、金属窒化物層
の形成初期過程において、スルーホール部のアルミニウ
ム合金配線層の表面に極めて電気抵抗の高い窒化物が形
成されない。
従って、請求項1記載の発明と同様な効果が得られる。
請求項3記載の発明によれば、請求項1または2記載の
発明において、前記バッファ層がタングステン、モリブ
デン、チタン、ジルコニウム、ハフニウム、白金、パラ
ジウム、またはそれらのシリサイドにより形成されてい
るため、請求項1または2記載の発明と同様な効果が得
られる。
また、請求項1乃至3記載の発明によれば、バッファ層
の形成にあたって、既存のスパッタリング装置或いは気
相成長装置を用いれば足り、新規な製造装置を導入する
ことなく、製品の信頼性の向上、および歩留りの改善を
簡便に図ることができる、という効果が得られる。
【図面の簡単な説明】
第1図は本発明に係る半導体装置の第1実施例の部分拡
大図、 第2図(A)〜(C)は第1実施例に係る半導体装置の
配線部分の形成工程図、 第3図は本発明に係る半導体装置の第2実施例の部分拡
大図、 第4図(A)〜(C)は第2実施例に係る半導体装置の
配線部分の形成工程図、 第5図は本発明に係る半導体装置の第3実施例の部分拡
大図、 第6図(A)〜(C)は第3実施例に係る半導体装置の
配線部分の形成工程図、 第7図は本発明に係る半導体装置の第4実施例の部分拡
大図、 第8図(A)〜(C)は第4実施例に係る半導体装置の
配線部分の形成工程図である。 2・・・・下層アルミニウム合金配線層、3,6゜7.
8・・・・タングステン層(バッファ層)、4a・・・
・スルーホール部、5・・・・」二層アルミニウム合金
配線層、5a・・・・アルミニウム合金層、5b・・・
窒化チタン層(金属窒化物層)。 第 図 第 図 第 図 (A) (B) (C) 第 図 (A) a /   6 、曽     4 (C) 8ダンクズデン港(バッファl吉) (A) (B) (C) 弔 図 (A) (B) (C)

Claims (1)

  1. 【特許請求の範囲】 1、多層配線構造で、少なくとも最下層アルミニウム合
    金配線層を除く上層アルミニウム合金配線層が、アルミ
    ニウム合金層とその下に接する金属窒化物層よりなる積
    層配線層により形成されている半導体装置において、少
    なくともスルーホール部では、前記金属窒化物層とその
    下に位置する下層アルミニウム合金配線層との間に、導
    電性を有し、かつその窒化物が導電性を有する材料より
    なるバッファ層を介在させたことを特徴とする半導体装
    置。 2、前記バッファ層が、導電性を有し、かつ窒化物を形
    成しない材料より形成されていることを特徴とする請求
    項1記載の半導体装置。 3、前記バッファ層がタングステン、モリブデン、チタ
    ン、ジルコニウム、ハフニウム、白金、パラジウム、ま
    たはそれらのシリサイドにより形成されていることを特
    徴とする請求項1または2記載の半導体装置。
JP17485090A 1990-07-02 1990-07-02 半導体装置 Pending JPH0462925A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17485090A JPH0462925A (ja) 1990-07-02 1990-07-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17485090A JPH0462925A (ja) 1990-07-02 1990-07-02 半導体装置

Publications (1)

Publication Number Publication Date
JPH0462925A true JPH0462925A (ja) 1992-02-27

Family

ID=15985745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17485090A Pending JPH0462925A (ja) 1990-07-02 1990-07-02 半導体装置

Country Status (1)

Country Link
JP (1) JPH0462925A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8894496B2 (en) 2009-09-28 2014-11-25 Jtekt Corporation Coupling yoke for double cardan joint
JP2022033012A (ja) * 2020-08-12 2022-02-25 三星電子株式会社 半導体装置及びそれを含む電子システム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8894496B2 (en) 2009-09-28 2014-11-25 Jtekt Corporation Coupling yoke for double cardan joint
JP2022033012A (ja) * 2020-08-12 2022-02-25 三星電子株式会社 半導体装置及びそれを含む電子システム

Similar Documents

Publication Publication Date Title
GB2364170A (en) Dual damascene bond pad structure for lowering stress and allowing circuitry under pads
JPH04229618A (ja) 集積回路デバイスの接点及びその形成方法
JPS5968953A (ja) モノリシツク集積回路の製造方法
JPS60115221A (ja) 半導体装置の製造方法
JPH0462925A (ja) 半導体装置
JP2809131B2 (ja) 半導体装置の製造方法
JP3194793B2 (ja) 半導体装置の製造方法
JPH031570A (ja) 半導体装置接続用接点スタツド構造
KR100197669B1 (ko) 반도체 소자의 금속배선 형성방법
JP3339901B2 (ja) 多層配線構造の半導体装置及びその製造方法
JPH0570301B2 (ja)
JP3329148B2 (ja) 配線形成方法
JPH07153756A (ja) 半導体集積回路装置
JPH0234928A (ja) 半導体装置の製造方法
JPH02111052A (ja) 多層配線形成法
JPH05275551A (ja) 多層配線構造
JPS62136857A (ja) 半導体装置の製造方法
JPS60177652A (ja) 半導体装置の製造方法
JPS58110055A (ja) 半導体装置
JPH06177255A (ja) 半導体集積回路装置の製造方法
JPH0574956A (ja) 半導体素子の電極構造
JPH0319222A (ja) 半導体装置の製造方法
JPS62213140A (ja) 配線の製造方法
JP2000323478A (ja) 半導体装置の配線構造
JPH11265938A (ja) 半導体装置及びその製造方法