JPH0462929A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 本発明は半導体装置およびその製造方法に関し、特に超
高速バイポーラトランジスタを備える半導体装置および
その製造方法に関する。

〔従来の技術〕

近年、バイポーラトランジスタの高速動作化を図るため
に、バイポーラトランジスタの寄生容量及びベース抵抗
の低減が進められており、これに伴ってバイポーラトラ
ンジスタの横方向の縮小化が進められてきた。このよう
な背景の中で提案されてきたのがＳ　Ｓ　Ｔ　（５ｕｐ
ｐｅｒ　　ＳｅｌｆａｌｉｇｎｅｄＰｒｏｃｅｓｓ　Ｔ
ｅｃｈｎｏｌｏｇｙ）と称されるエミッタとベースの自
己整合化を図ったバイポーラトランジスタである。

従来のＳＳＴ型超高速バイポーラトランジスタの一例を
第５図に示す。同図において、素子分離領域２２で区画
されたＮ型半導体層２１にＰ゛梨型外ベース拡散領域２
３と、その間にＰ型置性ベース領域２４を形成し、この
真性ベース領域２４にＮ３型エミッタ拡散領域２５を形
成している。

この場合、外部ベース拡散領域２３の形成に際しては、
半導体層２１の表面にＰ型の多結晶シリコン膜２６を形
成し、この多結晶シリコン膜２６から不純物を拡散して
いる。また、エミッタ拡散領域２５の形成には、多結晶
シリコン膜２６の一部を開口し、この開口内にシリコン
酸化膜２７の側壁を自己整合的に形成し、このシリコン
酸化膜２７上に設けたＮ゛型の多結晶シリコン）Ｉ＊２
８からの不純物拡散によって形成している。

なお、２９は層間絶縁膜、３０Ｂ、３０Ｂはそれぞれベ
ース、エミッタの各電極である。

この構成によれば、ベース電極３０Ｂは多結晶シリコン
膜２６を介して外部ベース拡散領域２３に接続している
ため、そのコンタクトを外部ベース拡散領域２３上に形
成する必要がなく、外部−、−ス拡散Ｍ域２３０面積を
減少させて、ベース・コレクタ間の接合容量を減らし、
バイポーラトランジスタの高速化を図ることができる。

また、エミッタ拡散領域２５は多結晶シリコン膜２６の
開口内のシリコン酸化膜２７の側壁を利用して形成して
いるため、エミッタとベースの距離をシリコン酸化膜２
７の膜厚程度に縮小でき、ベース抵抗の低減、ベース領
域の縮小による、ベース・コレクタ間の接合容量の低減
が図られ、バイポーラトランジスタの高速化に有効とな
る。

〔発明が解決しようとする課題］ 上述した従来のＳ　Ｓ　Ｔ型の超間速バイポーラトラン
ジスタは、エミック電極となる多結晶シリコン膜２８を
半導体層２１に形成する際に、ベース引出し用の多結晶
シリコン膜２６を開口しているが、この開口を等方性エ
ツチングで行うと、多結晶シリコン膜２６と単結晶シリ
コンからなる半導体層２１間の選択比が十分にとれない
ため、半導体層２１の表面を同時にエツチングしてしま
うことがある。この半導体層２１のオーバーエツチング
は、エミッタ拡散領域２５を広げてしまうことになり、
高濃度の外部ベース拡散領域２３と接して、エミッタ・
ベース間を短絡させてしまう原因となる。

また、開口を反応性イオンエツチング等の異方性エツチ
ングで行うと、エツチング時に活性領域となる半導体層
２１の表面がダメージを受＋、ｌ、活性領域に欠陥が生
じてトランジスタの特性劣化を生じてしまう。

この場合、多結晶シリコン膜２６の一部を選択酸化して
酸化膜に変えた上で等方性エツチングでシリコン酸化膜
を除去する方法も試みられているが、選択酸化時に下地
の半導体基板に内部応力が生じ、それが結晶の歪となっ
て欠陥が生しる。

このような、半導体層２１における欠陥は、その後の熱
処理時に不純物の増速拡散が生じ、半導体層２１のオー
バーエツチングと同様にエミッタ・ベース間を短絡させ
てしまう原因となる。

さらに、ベース抵抗を低減するために、エミ・ンタ拡散
領域２５と外部ベース拡散領域２３間の距離を極端に縮
小すると、外部ベース拡散領域２３とエミッタ拡散領域
２５のそれぞれ高濃度領域同士が相互に接近されること
になり、この結果体じるトンネル効果によってエミッタ
・ベース間の耐圧の劣化が生じるという問題もある。

本発明の目的は、このような問題を解消した半導体装置
およびその製造方法を提供することにある。

〔課題を解決するための手段〕

本発明の半導体装置は、外部ベース拡散領域とエミッタ
拡散領域との間の真性ベース領域に、接合深さが外部ベ
ース拡散領域よりも浅く、かつ不純物濃度が真性ベース
領域よりも高いリンクベース拡散領域を設けている。

また、本発明の製造方法は、半導体層に真性ベース領域
を形成した後、半導体層上のエミッタ形成領域に逆導電
型不純物を含有するガラス膜を選択的に形成する工程と
、この上に逆導電型不純物を含有する多結晶シリコン膜
を形成する工程と、多結晶シリコン膜から半導体層に不
純物を拡散して外部ベース拡散領域を形成する工程と、
ガラス膜をストッパとして多結晶シリコン膜にエミッタ
開口を開設する工程と、ガラス膜をエミッタ開口内で除
去する工程と、エミッタ開口を含む領域に一導電型不純
物を含む多結晶シリコン膜を形成する工程と、この多結
晶シリコン膜およびガラス膜からそれぞれ不純物を真性
ベース領域に拡散してエミッタ領域およびリンクベース
拡散領域を形成する工程とを備えている。

また、本発明の他の製造方法は、半導体層に真性ベース
領域および外部ベース拡散領域を形成した後に、全面に
逆導電型不純物を含むガラス膜を形成する工程と、この
ガラス膜のエミッタ形成領域にエミッタ開口を開設する
工程と、このエミッタ開口を含む領域に一導電型不純物
を含む多結晶シリコン膜を形成する工程と、この多結晶
シリコン膜およびガラス膜からそれぞれ不純物を真性ベ
ース領域に拡散してエミッタ領域およびリンクベース拡
散領域を形成する工程とを備えている。

〔作用〕

本発明の半導体装置では、外部ベース拡散領域とエミッ
タ拡散領域との間にリンクベース拡散領域を形成してい
るので、真性ベース領域が長くてもベース抵抗を低減で
き、バイポーラトランジスタの高速化が実現される。

〔実施例〕

次に、本発明を図面を参照して説明する。

第１図は本発明の一実施例であるバイポーラトランジス
タの断面図である。同図において、１はＰ型半導体基板
であり、この上にＮ゛゛埋込層２とＮ型エピタキシャル
層３を順次形成している。

そして、素子分離領域４で素子領域を画成し、この素子
領域間に詳細を後述するベース、エミッタの各拡散領域
を形成している。また、その隣接位置にはＮ゛゛コレク
タコンタクト領域５を形成している。

第２図は第１図のベース、エミッタの各拡散領域を拡大
した図である。素子分離領域４間にＰ゛髪型外ベース拡
散領域６を有し、この外部ベース拡散領域６の間にＰ低
臭性ベース領域７を形成している。また、真性ベース領
域７の中間位置にはＮ゛゛エミッタ拡散領域８を形成し
、このエミッタ拡散領域８と外部ベース拡散領域６との
間には、接合深さが外部ベース拡散領域６よりも浅く、
かつ不純物濃度が真性ベース領域７よりも高いＰ゛゛リ
ンクベース拡散領域９を形成している。

なお、ＩＯはリンクベース拡散領域９を形成するために
用いたＢＳＧ膜、１１は外部ベース拡散領域６上にベー
ス引出しのためのＰ゛゛結晶シリコン膜、１２はシリコ
ン酸化膜、１３はエミッタ拡散領域８を形成するための
Ｎ゛型型詰結晶シリコン膜ある。

また、第１図において、１４は層間絶縁膜、１５Ｃ１５
Ｂ　　１５Ｅはそれぞれコレクタ、ベース　エミッタの
各電極である。

第１図および第２図に示したバイポーラトランジスタの
製造方法、特にベース、エミッタの各拡散領域の製造方
法を第３図（ａ）ないしくｄ）を用いて説明する。

まず、第３図（ａ）に示すように、Ｎ型エピタキシャル
層３に素子分離領域４を形成して素子領域を画成した上
で、真性ベース領域７を形成する。

また、この真性ベース領域７を最終的に残す領域の上に
膜厚５００〜７００人のＢＳＧ膜ｌＯを選択的に形成す
る。さらに、その上に膜厚１５００〜２５００人の多結
晶シリコン１１を化学気相成長法（以下、ＣＶＤ法と称
する）により形成する。

次に、第３図（ｂ）に示すように、多結晶シリコン膜１
１にボロンをイオン注入し、窒素雰囲気中の熱処理で、
Ｎ型エピタキシャル層３にボロンを拡散し、外部ベース
拡散領域６を形成する。

次に、第３図（Ｃ）に示すように、フォトレジスト膜１
６を用いたフォトリソグラフィ技術により多結晶シリコ
ン膜１１を選択的に除去し、エミッタ領域に対応する部
分を開口する。このとき、エツチングには反応性イオン
エツチング等の異方性エツチングが用いられ、ＢＳＧ膜
１０はエツチングのストッパとして作用し、ＢＳＧ膜１
０はエミッタ開口内で多少残される。

次に、第３図（ｄ）に示すように、フォトレジスト膜１
６を除去した後　全面にシリコン熱酸化膜とＣＶＤ酸化
膜からなるシリコン酸化膜１２を形成し、かつこれをバ
ッフアートフッ酸Ｑこより選択的にエツチングしてエミ
ッタ開口内のシリコン酸化膜１２と前記ＢＳＧ膜１０を
完全に除去する。

そして、このエミッタ開口を含む領域にエミッタ引出し
用Ｎ゛型多結晶シリコン膜１３をＣＶＤ法により形成し
、その一部を下地の半導体基板１のエピタキシャル層３
に接触させる。その後、窒素雰囲気中の熱処理により、
多結晶シリコン膜１３からエピタキシャル層３にＮ型不
純物を拡散させ、エミッタ拡散領域８を形成する。この
時、同時にＢＳＧ膜１０から真性ベース領域７にボロン
が拡散され、外部ベース領域６とエミッタ拡散領域８の
間に、外部ベース拡散領域６よりも接合深さが浅くかつ
真性ベース領域７よりも高濃度なＰ゛型リンクベース拡
散領域９が形成される。

その後、これまでと同様の工程により層間絶縁膜１４を
形成し、コンタクトホールを開設した上でアルミニウム
等の金属膜で各電極１５　Ｃ，１５８１５Ｅを形成する
ことで、第１図に示すＮＰＮバイポーラトランジスタが
形成される。

この場合、シリコン酸化膜１２のエミッタ開口部側壁に
形成される部分をＢＳＧ膜化し、この部分からボロンを
拡散させることで、リンクベース形成時におけるボロン
拡散量を増やしてリンクベース拡散領域９の抵抗を低減
するようにしてもよい。

このように構成されたトランジスタでは、外部ベース拡
散領域６とエミッタ拡散領域８との間の真性ベース領域
７にリンクベース拡散領域９を形成しているため、エミ
ッタとベースとの距離を小さくすることなくベース抵抗
を低減し、バイポーラトランジスタの高速化が実現でき
る。

また、エミッタ拡散領域８を形成するための多結晶シリ
コン膜１１のエミッタ開口に際しては、半導体基板１の
表面にＢＳＧ膜１０を形成しているため、異方性エツチ
ングを行っても半導体基板１の表面にダメージを受ける
ことがなく、欠陥の発生を防止することができる。

第４図（ａ）ないしくｄ）は、本発明の第２実施例を製
造工程順に示す断面図である。なお、第１実施例と等価
な部分には同一符号を付しである。

先ず、第４図（ａ）に示すように、素子分離領域４で画
成されたＮ型エピタキシャル層３にＰ低臭性ベース領域
７を形成した後、全面に２００〜３００人のシリコン酸
化膜１７をＣＶＤにより形成する。次に、フォトレジス
ト膜１８を形成し、かつ外部ベース拡散領域に相当する
箇所に窓を開設した上で、このフォトレジスト膜１８を
マスクにしてボロンをイオン注入し、かつ窒素雰囲気中
の熱処理によりボロンの押し込みを行い、外部ベース拡
散領域６を形成する。このとき、前記シリコン酸化膜１
７は半導体基板１の表面のダメージを防止するために利
用される。

次に第４図（ｂ）に示すように、前記フォトレジスト膜
１８とシリコン酸化膜１７を除去した後に、膜厚２００
０〜５０００人のＢＳＧ膜１０を全面に形成し、かつバ
ッフアートフッ酸を用いた等方性エツチング（ウェット
エツチング）により、エミッタ拡散領域を形成する箇所
を開口する。

次に、第４図（ｃ）に示すように、前記エミッタ開口を
含む領域にＣＶＤ法によりエミッタ引出し用Ｎ“多結晶
シリコン膜１３をエピタキシャル層３に接触するように
形成し、かつ熱処理によりＮ＋多多結晶シリコ成膜１３
らＮ型不純物を拡散してエミッタ拡散領域８を形成する
。この時、同時にＢＳＧ膜１０から真性ベース領域７に
ボロンを拡散し、リンクベース拡散領域９を形成する。

その後、第４図（ｄ）に示すように、層間絶縁膜１４を
形成し、かつベース。エミッタの各コンタクト開口を図
外のコレクタコンタクト開口とともに開設し、それぞれ
にアルミニウムの電極１５８１５Ｅを形成することでバ
イポーラトランジスタを得る。

この実施例においても、エミッタ拡散領域８と外部ベー
ス領域６との間にリンクベース拡散領域９を形成するこ
とで、ベース抵抗を低減することができる。また、この
実施例の製造方法は、多結晶シリコン膜に対してエミッ
タ開口を形成する必要がないため、半導体基板１とのエ
ツチング選択性を容易にとることができ、ＢＳＧ膜１０
をウェットエツチングによりエミッタ開口することで、
半導体基板１における欠陥の発生を防止できる。

さらに、この製造方法は、従来のＳＳＴ型バイポーラト
ランジスタに比べて製造工程数が少なくてすみ、製造に
際してのターンアラウンドを短縮する場合に適している
。

なお、本発明は理論的にはＰＮＰバイポーラトランジス
タでも同様に適用することができる。

〔発明の効果］ 以上説明したように本発明は、エミッタ拡散領域と外部
ベース領域との間の真性ベース領域にリンク拡散ベース
領域を形成しているので、エミッタ拡散領域と外部ベー
ス領域との距離を縮小することなくベース抵抗を低減で
き、バイポーラトランジスタの高速化が実現できる。

また、本発明方法では、エミッタ領域に相当する箇所に
不純物を含むガラス膜を形成することで、その上に形成
した多結晶シリコン膜を異方性エツチングしてエミッタ
開口を開設しても、半導体基板へのダメージを防止し、
欠陥の発生を防止する。

同時にガラス膜を利用することで、リンクベース拡散領
域を形成することができる。

さらに、本発明方法では、ガラス膜にエミッタ開口を設
けてエミッタ拡散領域を形成し、かつ該ガラス膜を利用
してリンクベース拡散領域を形成しているので、製造工
程数を低減することができる。

【図面の簡単な説明】

第１図は本発明の一実施例の縦断面図、第２図は第１図
のベース。エミッタ領域の拡大断面図、第３図（ａ）な
いしくｄ）は第１図および第２図の製造方法を工程順に
示す断面図、第４図（ａ）ないしくｄ）は本発明の第２
実施例を製造工程順に示す要部の断面図、第５図は従来
のＳＳＴバイポーラトランジスタの断面図である。 １・・・半導体基板、２・・・Ｎ゛゛埋込層、３・・・
Ｎ型エピタキシャル層、４・・・素子分離領域、５・・
・コレクタコンタクト領域、６・・・Ｐ＋型外部ベース
拡散領域、７・・・Ｐ゛型型性性ベース領域８・・・Ｎ
＋＋エミッタ領域、９・・・Ｐ型すンクベース拡散領域
、１０・・・ＢＳＧ膜、１１・・・Ｐ“型多結晶シリコ
ン膜、１２・・・シリコン酸化膜、１３・・・Ｎ＋型多
結晶シリコン膜、１４・・・層間絶縁膜、 １５Ｃ，１５Ｂ、１５Ｂ・・・電極、１６・・・フォト
レジスト、１７・・・シリコン酸化膜、１８・・・フォ
トレジスト、２１・・・半導体層、２２・・・素子分離
領域、２３・・・外部ベース拡散領域、２４・・・真性
ベース領域、２５・・・エミッタ拡散領域、２６・・・
多結晶シリコン膜、２７・・・シリコン酸化膜、２８・
・・多結晶シリコン膜、２９・・・層間絶縁膜、３０Ｂ
、３０Ｂ・・・電極。 べｔ “Ｏ ９　　寸 手続主甫正書（方式） ■。 事件の表示 平成２年 特 許 願 第１７３０４６号 ２゜ 発明の名称 半導体装置およびその製造方法 ３゜ 補正をする者 事件との関係 特 許 出 願 人 名 称 ｌ」本電気株式会社 ４゜ 代 理 人 居 所 〒１０３東京都中央区日本橋本町３−１−６永谷ビル　
９０７号 電話　東京　２４６−２１６２ ７゜ 補正の内容 （１）図面の第４図を別紙の通り補正する。 〔第４図の公園にそれぞれ分図番号（ａ）（ｄ）を付す
。 〕 以」ニ

Claims (1)

1. 【特許請求の範囲】 １、一導電型の半導体層に、逆導電型の外部ベース拡散
   領域と、真性ベース領域を形成し、かつこの真性ベース
   領域に一導電型のエミッタ拡散領域を形成してなるバイ
   ポーラトランジスタにおいて、前記外部ベース拡散領域
   とエミッタ拡散領域との間の真性ベース領域には、接合
   深さが外部ベース拡散領域よりも浅く、かつ不純物濃度
   が真性ベース領域よりも高いリンクベース拡散領域を設
   けたことを特徴とする半導体装置。 ２、一導電型の半導体層に逆導電型の真性ベース領域を
   形成する工程と、半導体層上のエミッタ形成領域に逆導
   電型不純物を含有するガラス膜を選択的に形成する工程
   と、この上に逆導電型不純物を含有する多結晶シリコン
   膜を形成する工程と、前記多結晶シリコン膜から半導体
   層に不純物を拡散して外部ベース拡散領域を形成する工
   程と、前記ガラス膜をストッパとして前記多結晶シリコ
   ン膜にエミッタ開口を開設する工程と、その後に前記ガ
   ラス膜をエミッタ開口内で除去する工程と、エミッタ開
   口を含む領域に一導電型不純物を含む多結晶シリコン膜
   を形成する工程と、この多結晶シリコン膜およびガラス
   膜からそれぞれ不純物を真性ベース領域に拡散してエミ
   ッタ領域およびリンクベース拡散領域を形成する工程と
   を含むことを特徴とする半導体装置の製造方法。 ３、一導電型の半導体層に逆導電型の真性ベース領域お
   よび外部ベース拡散領域を形成する工程と、全面に逆導
   電型不純物を含むガラス膜を形成する工程と、このガラ
   ス膜のエミッタ形成領域にエミッタ開口を開設する工程
   と、このエミッタ開口を含む領域に一導電型不純物を含
   む多結晶シリコン膜を形成する工程と、この多結晶シリ
   コン膜およびガラス膜からそれぞれ不純物を真性ベース
   領域に拡散してエミッタ領域およびリンクベース拡散領
   域を形成する工程とを含むことを特徴とする半導体装置
   の製造方法。