JPH0462942A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0462942A JPH0462942A JP2173052A JP17305290A JPH0462942A JP H0462942 A JPH0462942 A JP H0462942A JP 2173052 A JP2173052 A JP 2173052A JP 17305290 A JP17305290 A JP 17305290A JP H0462942 A JPH0462942 A JP H0462942A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- lead
- chip mounting
- mounting
- mounting lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に表面実装を行う樹脂封
止パッケージ構造の半導体装置に関する。
止パッケージ構造の半導体装置に関する。
従来のこの種の半導体装置の一例を第３図の斜視図に示
す。ここではトランジスタで例示してあり、１本のチッ
プ搭載リード１１と、その水平方向の両側に配設した２
本の接続リード１２．１３とを備えている。そして、チ
ップ搭載リード１１に半導体素子（トランジスタ）千ツ
ブ１４を搭載しており、このトランジスタチップ１４と
接続リード１２．１３とを細線ワイヤ１５とで電気接続
し、これらを封止樹脂１６で封止してパッケージを構成
している。
す。ここではトランジスタで例示してあり、１本のチッ
プ搭載リード１１と、その水平方向の両側に配設した２
本の接続リード１２．１３とを備えている。そして、チ
ップ搭載リード１１に半導体素子（トランジスタ）千ツ
ブ１４を搭載しており、このトランジスタチップ１４と
接続リード１２．１３とを細線ワイヤ１５とで電気接続
し、これらを封止樹脂１６で封止してパッケージを構成
している。
なお、各リード１１，１２．１３の他端は封止樹脂１６
から突出され、外部回路への接続用端子部１１ａ、１２
ａ、１３ａとして構成されている。
から突出され、外部回路への接続用端子部１１ａ、１２
ａ、１３ａとして構成されている。
このような従来の半導体装置では、チップ搭載リード１
１の両側の略同−平面上に２本の接続リード１２．１３
を配設しているため、封止樹脂１６の水平方向の面積は
これら３本のり−１”１１，１２゜Ｉ３の面積の和以上
にすることができず、半導体装置の小型化を進める上で
の障害になっている。
１の両側の略同−平面上に２本の接続リード１２．１３
を配設しているため、封止樹脂１６の水平方向の面積は
これら３本のり−１”１１，１２゜Ｉ３の面積の和以上
にすることができず、半導体装置の小型化を進める上で
の障害になっている。
また、従来この種の半導体装置を表面実装させる場合に
は、各リード１１，１２．１３の端子部１１ａ、１２ａ
、１３ａを封止樹脂１６の底面に沿って同一平面上に配
置する必要があるため、各リード１１，１２．１３をそ
の厚さ方向にクランク状に２回曲げ形成する必要があり
、リートの強度が低下されるとともに、加工工程が多（
なって製造が面倒になるという問題がある。
は、各リード１１，１２．１３の端子部１１ａ、１２ａ
、１３ａを封止樹脂１６の底面に沿って同一平面上に配
置する必要があるため、各リード１１，１２．１３をそ
の厚さ方向にクランク状に２回曲げ形成する必要があり
、リートの強度が低下されるとともに、加工工程が多（
なって製造が面倒になるという問題がある。
本発明の目的は、半導体装置の小型化を図るとともに、
リード強度を向上させ、かつ製造を容易なものとした半
導体装置を擢供することにある。
リード強度を向上させ、かつ製造を容易なものとした半
導体装置を擢供することにある。
本発明の半導体装置は、半導体チップを搭載するチップ
搭載リードの周囲に配設される接続リドを、その表面が
チップ搭載リードの搭載面に対して垂直方向に向くよう
に配設している。
搭載リードの周囲に配設される接続リドを、その表面が
チップ搭載リードの搭載面に対して垂直方向に向くよう
に配設している。
また、接続リードは、端部を厚さ方向に１回曲げ形成し
てチップ搭載リードの端部と同一平面上に配設している
。
てチップ搭載リードの端部と同一平面上に配設している
。
本発明によれば、各リードを封止する封止樹脂の面積は
、チップ搭載リードの面積と、接続リードの厚さ方向の
面積の和で良く、小型化が促進さる。
、チップ搭載リードの面積と、接続リードの厚さ方向の
面積の和で良く、小型化が促進さる。
また、接続リードは端部を１回曲げ形成ずろだけである
ため、その強度が向上され、かつ加工を容易に行うこと
ができる。
ため、その強度が向上され、かつ加工を容易に行うこと
ができる。
次に、本発明を図面を参照して説明する。
第１図は本発明の半導体装置の第１実施例の斜視図であ
り、ここでは３端子型の半導体装置、例えばトランジス
タに適用した例を示している。
り、ここでは３端子型の半導体装置、例えばトランジス
タに適用した例を示している。
同図において、１はチップ搭載リードであり、その両側
には２本の接続リード２，３を配設している。ここで、
これら接続リート２，３はチップ搭載リード１と平行に
延設されているが、各接続リード２，３の表面はチップ
搭載り−１１のチップ搭載面に対して垂直方向に向けで
ある。そして、前記チップ搭載リード１のチップ搭載面
にトランジスタチップ４を搭載し、細線ワイヤ５でチッ
プ４の電極４ａと前記各接続リード２．３の表面との電
気接続を行っている。さらに、これらは封止樹脂６で封
止してパッケージを構成している。また、前記各リード
１，２．３の先端は、それぞれ封止樹脂６の一側面から
突出され、かつそれぞれを直角に曲げ形成することで各
接続用端部１ａ２ａ、３ａを同一平面上に配置させてい
る。
には２本の接続リード２，３を配設している。ここで、
これら接続リート２，３はチップ搭載リード１と平行に
延設されているが、各接続リード２，３の表面はチップ
搭載り−１１のチップ搭載面に対して垂直方向に向けで
ある。そして、前記チップ搭載リード１のチップ搭載面
にトランジスタチップ４を搭載し、細線ワイヤ５でチッ
プ４の電極４ａと前記各接続リード２．３の表面との電
気接続を行っている。さらに、これらは封止樹脂６で封
止してパッケージを構成している。また、前記各リード
１，２．３の先端は、それぞれ封止樹脂６の一側面から
突出され、かつそれぞれを直角に曲げ形成することで各
接続用端部１ａ２ａ、３ａを同一平面上に配置させてい
る。
この構成によれば、封止樹脂６の平面面積は、少なくと
もチップ搭載リードＩのチップ搭載面の面積と、２木の
接続リード２．３の厚さ方向の面積の和以上とすればよ
いため、略接続リード２゜３の平面方向の面積分だけ低
減することができ、半導体装置の小型化を促進すること
ができる。また、各リード１．２．３の端部１ａ、２ａ
、３ａは１回曲げ形成するだけで、各端部を封止樹脂６
の一側面に沿って配設し、表面実装を可能とするため、
各リードの強度低下が防止でき、かつ加工を容易に行う
ことができる。
もチップ搭載リードＩのチップ搭載面の面積と、２木の
接続リード２．３の厚さ方向の面積の和以上とすればよ
いため、略接続リード２゜３の平面方向の面積分だけ低
減することができ、半導体装置の小型化を促進すること
ができる。また、各リード１．２．３の端部１ａ、２ａ
、３ａは１回曲げ形成するだけで、各端部を封止樹脂６
の一側面に沿って配設し、表面実装を可能とするため、
各リードの強度低下が防止でき、かつ加工を容易に行う
ことができる。
第２図は本発明の第２実施例の斜視図であり、第１実施
例と等価な部分には同一・符号を付しである。
例と等価な部分には同一・符号を付しである。
この実施例では、チップ搭載リード１の両側に配設する
接続リード２Ａ、３Ａは、チップ搭載リード１と直交す
る方向に延設し、かつ各面はチップ搭載リード１のチッ
プ搭載面と垂直に向けである。そして、チップ搭載り一
ト１にはトランジスタチップ４を搭載し、その電極４ａ
と各接続リード２Ａ、３Ａとを細線ワイヤ５で電気接続
している。また、これらは封止樹脂６により封止してい
る。
接続リード２Ａ、３Ａは、チップ搭載リード１と直交す
る方向に延設し、かつ各面はチップ搭載リード１のチッ
プ搭載面と垂直に向けである。そして、チップ搭載り一
ト１にはトランジスタチップ４を搭載し、その電極４ａ
と各接続リード２Ａ、３Ａとを細線ワイヤ５で電気接続
している。また、これらは封止樹脂６により封止してい
る。
さらに、前記チップ搭載リート１の端部１ａはその厚さ
方向にクランク状に２回曲げ形成して封止樹脂５の底面
に沿うように突出させ、かつ各接続リード２Ａ、３Ａの
各端部は厚さ方向に１回曲げ形成して封止樹脂５の底面
に沿うように突出させ、各端部１ａ、２ａ、３ａが同一
平面上に位置するように構成している。
方向にクランク状に２回曲げ形成して封止樹脂５の底面
に沿うように突出させ、かつ各接続リード２Ａ、３Ａの
各端部は厚さ方向に１回曲げ形成して封止樹脂５の底面
に沿うように突出させ、各端部１ａ、２ａ、３ａが同一
平面上に位置するように構成している。
この構成においても、封止樹脂５の面積は、チップ搭載
リードＩのチップ搭載面の面積乙こ、２木の接続リード
２Ａ、３Ａの厚さ方向の面積を加えた大きさで良く、面
積の低減を図ることができる。
リードＩのチップ搭載面の面積乙こ、２木の接続リード
２Ａ、３Ａの厚さ方向の面積を加えた大きさで良く、面
積の低減を図ることができる。
また、チップ搭載リード１は２回曲げ形成しているが、
接続リード２Ａ、３Ａは１回の曲げ形成であるため、リ
ード強度の低減が防止できる。
接続リード２Ａ、３Ａは１回の曲げ形成であるため、リ
ード強度の低減が防止できる。
以上説明したように本発明は、接続リードを、その表面
がチップ搭載リードの搭載面に対して垂直方向に向くよ
うに配設しているので、これらのリードを封止する封止
樹脂の面積は、チップ搭載リードの面積と接続リードの
厚さ方向の面積の和で良く、半導体装置の小型化を図る
ことができる。
がチップ搭載リードの搭載面に対して垂直方向に向くよ
うに配設しているので、これらのリードを封止する封止
樹脂の面積は、チップ搭載リードの面積と接続リードの
厚さ方向の面積の和で良く、半導体装置の小型化を図る
ことができる。
また、接続リードは、端部を厚さ方向に１回曲げ形成し
てチップ搭載リードの端部と同一平面上に配設している
ので、表面実装を可能とするとともに、リードの強度が
向上でき、かつ加工を容易に行うことができる。
てチップ搭載リードの端部と同一平面上に配設している
ので、表面実装を可能とするとともに、リードの強度が
向上でき、かつ加工を容易に行うことができる。
第１図は本発明の第１実施例の斜視図、第２図は本発明
の第２実施例の斜視図、第３図は従来の半導体装置の斜
視図である。 １．１１・・・チップ搭載リード、 ２．３．２Ａ、３Ａ、 １２． １３・・・接続リー
ト、４．１４・・・トランジスタチップ、５，１５・・
・細線。 ワイヤ、６．１６・・・封止樹脂。
の第２実施例の斜視図、第３図は従来の半導体装置の斜
視図である。 １．１１・・・チップ搭載リード、 ２．３．２Ａ、３Ａ、 １２． １３・・・接続リー
ト、４．１４・・・トランジスタチップ、５，１５・・
・細線。 ワイヤ、６．１６・・・封止樹脂。
Claims (1)
- 【特許請求の範囲】 １、半導体チップを搭載するチップ搭載リードと、この
チップ搭載リードの周囲に配設されて前記半導体チップ
に対して細線ワイヤで電気接続される接続リードとを備
えて各リードを封止樹脂でパッケージしてなる半導体装
置において、前記接続リードはその表面を前記チップ搭
載リードの搭載面に対して垂直方向に向けて配設したこ
とを特徴とする半導体装置。 ２、接続リードは、端部を厚さ方向に１回曲げ形成して
チップ搭載リードの端部と同一平面上に配設してなる特
許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2173052A JPH0462942A (ja) | 1990-06-30 | 1990-06-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2173052A JPH0462942A (ja) | 1990-06-30 | 1990-06-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0462942A true JPH0462942A (ja) | 1992-02-27 |
Family
ID=15953327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2173052A Pending JPH0462942A (ja) | 1990-06-30 | 1990-06-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0462942A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6432745B1 (en) * | 1993-09-30 | 2002-08-13 | Siemens Aktiengesellschaft | Two-pole SMT miniature housing for semiconductor components and method for the manufacture thereof |
| US7102215B2 (en) | 1997-07-29 | 2006-09-05 | Osram Gmbh | Surface-mountable light-emitting diode structural element |
-
1990
- 1990-06-30 JP JP2173052A patent/JPH0462942A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6432745B1 (en) * | 1993-09-30 | 2002-08-13 | Siemens Aktiengesellschaft | Two-pole SMT miniature housing for semiconductor components and method for the manufacture thereof |
| US6716673B2 (en) | 1993-09-30 | 2004-04-06 | Siemens Aktiengesellschaft | Two-pole SMT miniature housing for semiconductor components and method for the manufacture thereof |
| US7005311B2 (en) | 1993-09-30 | 2006-02-28 | Osram Gmbh | Two-pole SMT miniature housing for semiconductor components and method for the manufacture thereof |
| US7102212B2 (en) | 1993-09-30 | 2006-09-05 | Osram Gmbh | Two-pole SMT miniature housing for semiconductor components and method for the manufacture thereof |
| US7288831B2 (en) | 1993-09-30 | 2007-10-30 | Osram Gmbh | Two-pole SMT miniature housing for semiconductor components and method for the manufacture thereof |
| US7102215B2 (en) | 1997-07-29 | 2006-09-05 | Osram Gmbh | Surface-mountable light-emitting diode structural element |
| US7183632B2 (en) | 1997-07-29 | 2007-02-27 | Osram Gmbh | Surface-mountable light-emitting diode structural element |
| US7508002B2 (en) | 1997-07-29 | 2009-03-24 | Osram Gmbh | Surface-mountable light-emitting diode structural element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950012921B1 (ko) | 수지봉지형 반도체장치 | |
| US4937656A (en) | Semiconductor device | |
| JP3417095B2 (ja) | 半導体装置 | |
| US5925927A (en) | Reinforced thin lead frames and leads | |
| JPH05315520A (ja) | 表面実装型半導体装置及びそのアウターリードの折り曲げ加工方法 | |
| JPH06188280A (ja) | 半導体装置 | |
| JPS6028256A (ja) | 半導体装置 | |
| WO1999018610A1 (fr) | Dispositif semi-conducteur | |
| KR20020090328A (ko) | 리드 프레임의 제조 방법, 리드 프레임, 및 반도체 장치 | |
| JPH0327559A (ja) | 半導体装置 | |
| JP3107648B2 (ja) | 半導体装置 | |
| JPS6130286Y2 (ja) | ||
| JPH11340377A (ja) | 表面実装型半導体装置 | |
| JPH04340264A (ja) | 表面実装型半導体装置 | |
| JPH077111A (ja) | 半導体装置用表面実装型パッケージ | |
| JPH0547975A (ja) | リードフレームおよび表面実装型半導体装置 | |
| JP2885167B2 (ja) | 半導体装置 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPH04134853A (ja) | 半導体装置用リードフレーム | |
| JPS61240644A (ja) | 半導体装置 | |
| JPH0637234A (ja) | 半導体装置 | |
| JPH0936305A (ja) | ダイオードとコンデンサとを備えたチップ型複合素子の構造 | |
| JPH01270256A (ja) | 半導体装置 | |
| JPH0432761Y2 (ja) | ||
| JPH04109659A (ja) | 半導体装置用パッケージ |