JPH0463081A - 予測符号化方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 この発明は予測符号化方式に関し、特にｍビット並列の
入力信号に対してｎピント並列（ｎ＜ｍ）にビット長を
圧縮して伝送する、予測符号化方式に関する。

〔従来技術〕

たとえば、ｒＴＶ画像の多次元信号処理」　（吹抜敬彦
著日刊工業新聞社発行）の第２２１〜第２２５真などに
おいて、第３図に示すような、予測符号化方式（Ｄ　Ｐ
　ＣＭ　：　Ｄｉｆｆｅｒｅｎｔｉａｌ　Ｐｕ１ｓｅ−
Ｃｏｄｅｄ　Ｍｏｄｕｌａｔｉｏｎ　）が知られている
。

第３図の従来回路において、送信側１ｏの入力端１１か
ら入力されるｍビットの信号に対し、減算器１２によっ
て、ローカルデコーダ１４の出力である予測係数αで処
理された１サンプル前の再生データとの差分が求められ
る。得られた差分値に対して非線形量子化回路１３によ
ってビット長をｎ（ｎ＜Ｈｌ）に圧縮して伝送路３ｏを
通して受信側２０に送り出す。

非線形量子化回路１３の一般的な量子化特性を次表Ｉに
示し、第４図にそのグラフを示す。

表Ｉ レベル　　　　　　　代表値 次に、受信側２０について説明するが、送信側ｌＯのロ
ーカルデコーダ１４に含まれる代表値設定回路１５．加
算器１６．遅延回路１７および予測係数回路１８は、受
信側２０に含まれる代表値設定回路２５．加算器２６．
遅延回路２７および予測係数回路２８と全く同一のため
、ここではその説明は省略する。

伝送路３０を通して受信側２０に到達した信号は、代表
値設定回路２５においてビット長がｍビットに復元され
る。この代表値設定回路２５からの出力が加算器２６に
入力され、その加算器２６において、出力端２１に得ら
れる再往信号を遅延回路２７で１サンプル遅らせかつ予
測係数回路２８において係数αを掛けた信号（１サンプ
ル前の再生信号に対して係数αを掛けた信号）との加算
を行う。この加算器２６の出力は再生信号として上述の
出力端２１に得られる。

なお、予測係数回路２８における予測係数αについて、
α＝１を完全積分型と呼び、α〈ｌをリーク積分型と呼
ぶ。予測係数αを小さくすれば誤り波及の抑制が可能で
あるが、逆に予測精、度の劣化による画質劣化を伴うた
め、極端に小さくすることは不可能である。そこで、−
船釣には、予測係数αは、０．９５＜α≦１程度に設定
される。

〔発明が解決しようとする課題〕

第３図の従来技術において、たとえば８ビットの信号を
４ビットに圧縮して伝送する場合、予測誤差の大小いず
れに対しても十分満足できる非線形量子化特性を得るこ
とは難しく、特に予測誤差が大きいときの量子化誤差は
極めて大きくなる。

また、誤り波及の抑制のために予測係数αを小さくする
ことが考えられるが、そうすると、予測精度の劣化によ
る画質劣化を生じるという問題がある。

それゆえに、この発明の主たる目的は、予測係数を小さ
くすることなく量子化誤差を小さくできる、予測符号化
方式を提供することである。

〔課題を解決するための手段〕

この発明は、簡単にいえば、送信側においては、ｍビッ
ト並列の入力信号とローカルデコーダから出力されるｍ
ビット並列の１サンプル前の再生データとを比較してそ
の比較結果の絶対値が２′″／２”−’より大きい場合
と絶対値が２′″／２”−’以下の場合で１ビットの異
なる識別ビットを出力するとともに受信側に伝送し、識
別ビットが「ｌ」　（または「０」）のとき入力信号の
上位ｎ−１ビットを伝送し、かつ識別ビットが’ＯＪ　
　（または「１」）のとき入力信号とローカルデコーダ
からの１サンプル前の再生データとの差分を求めてそれ
を非線形量子化回路でｎ−１ビットに圧縮してこれを伝
送し、受信側においては異なる識別ビットに応じて異な
る態様でｎ−１ビットのデータを処理する、予測符号化
方式である。

〔作用〕

送信側においては、ローカルデコーダから出力されるｌ
サンプル前の再生データとｍビットの入力信号との比較
を行う。その比較結果の絶対値（ＡＢＳ）がＡＢＳ＞２
”　／２”−’の場合、ｍビットの入力信号の上位ｎ−
１ビットを伝送用のデータビットとし、かつ伝送用の識
別ビットを「１」（または「ＯＪ）とする。一方、ＡＢ
Ｓ≦２１１／２Ｉ″−１の場合、ローカルデコーダの出
力とｍビ・ノドの入力信号の差分を求め、それを非線形
量子化回路でビット長をｎ−１ビットに圧縮して伝送用
のデータピントとし、かつ識別ビットを「０」　（また
は「ｌ」）とする。

受信側では、伝送された識別ビットが「１」の場合、た
とえば、既に再生されているｌサンプル前のｍビットの
データの上位ｎ−１ビットと受信したｎ−１ビットとの
比較を行い、その比較結果が増加傾向にあれば再生デー
タｍビットの下位ｍ（ｎ−１）ビットの値を全て「１」
としかつ上位ｎ−１ビットは伝送されてきたデータビッ
トをそのまま用いる。逆に、減少傾向にあればｍ−（ｎ
−１）ビットを全て「０」にする。また、識別ビットが
ｒ□、の場合、たとえば、伝送されてきたデータビット
に対して送信側の非線形量子化回路と逆特性を有する代
表値設定回路でビット長を復元し、さらに、再生されて
いる１サンプル前のデータとの加算を行って復号する。

したがって、従来においては量子化ステップは２ｆｉ種
類であったのに対し、この発明によれば、量子化ステッ
プは２・　（２ｆｉ−’−１）＋２ト１種類となる。

〔発明の効果］ この発明によれば、量子化ステップが従来に比べて多く
なるので、予測誤差が大きいときの量子化誤差を可及的
小さくできる。

さらに、この発明においては、予測誤差が大きいときす
なわち比較結果の絶対値が２′″／２”−’より大きい
ときには、入力信号の絶対値を伝送データビットとする
ため、予測係数αを小さくしなくても、誤り波及を抑制
することができる。

この発明の上述の目的、その他の目的、特徴および利点
は、図面を参照して行う以下の実施例の詳細な説明から
一層明らかとなろう。

〔実施例］ 第１図はこの発明の一実施例を示すブロック図である。

この実施例においては、説明の都合上、入出力のビット
数ｍ＝８とし、伝送時のビット数ｎ−４として説明する
。

送信側１００の入力端１０１には、８ビット並列の入力
信号が与えられ、この入力信号は比較器１０２および減
算器１０３のそれぞれの一方入力に与えられる。比較器
１０２および減算器１０３のそれぞれの他方入力として
は、ローカルデコーダ１０６の出力が与えられる。そし
て、減算器１０３によって求められた入力信号と１サン
プル前の信号との差分が非線形量子化回路１０４に与え
られ、そこにおいてデータ圧縮される。この非線形量子
化回路１０４の出力および入力端１０１に与えられた入
力信号の上位３ビットが、マルチプレクサ１０５の入力
すおよびａとして与えられる。そして、このマルチプレ
クサ１０５は、比較器１０２からの出力すなわち識別ビ
ットの「１」または「０」に応じて、データａまたはｂ
を選択し、データビットとして出力Ｃに出力する。

ローカルデコーダ１０６は、マルチプレクサ１０５の出
力を受ける代表値設定回路１０７および増減判定データ
セット回路１０９を含む。代表値設定回路１０７は、次
表■の特性を有する。

表■ 代表値設定回路１０７の出力は遅延回路１１１から出力
される１サンプル前の再生データと加算器１０８におい
て加算され、その加算器１０８の出力が、増減判定デー
タセット回路１０９の出力とともに、マルチプレクサ１
１０に与えられる。

なお、遅延回路１１１からの８ビットデータのうち上位
３ビットが増減判定データセット回路１０９に与えられ
る。したがって、増減判定データセット回路１０９では
、マルチプレクサ１０５からの出力および遅延回路１１
１からの出力の３ビット同士を比較して、差分が増加方
向にある場合、３ビットすべてを「１」とし、逆に減少
方向にある場合にはすべて「０」としてデータをセット
する。

また、比較器１０２の１ビット出力は識別ピントとして
、また、マルチプレクサ１０５の３ビット出力はデータ
ピントとして、それぞれ、伝送路３０１および３０２を
通して、受信側２００に与えられる。

受信側２００は、送信側１００の前述のローカルデコー
ダ１０６と全く同様に構成される。ただし、代表値設定
回路２０７は、代表値設定回路１０７と逆特性を有する
。そして、マルチプレクサ２１０からの８ピント出力が
出力端２０１に再生データとして出力される。

動作において、入力端１０１に印加される８ビットの入
力信号は、比較器１０２において、ローカルデコーダ１
０６の出力端から得られる、１サンプル前のデコーダさ
れた８ビットデータと比較される。このとき、比較結果
すなわち差分の絶対値（ＡＢＳ）が’３２Ｊ　（２”−
（ｎ−夏）　＝　７８−　＋４−１１）より大きいとき
には、比較器１０２からの識別ビットは「１」として出
力される。また、絶対値（ＡＢＳ）が「３２」以下のと
きには、識別ビットが「０」として出力される。

識別ビットが「１」のとき、すなわちＡＢＳ＞３２のと
き、マルチプレクサ１０５は入力ａを選択し、したがっ
てマルチプレクサ１０５がらのデータビットとして、は
、入力端１０１に与えられた８ビット入力体号の上位３
ビットがそのまま出力される。

また、識別ビットがｒ□ｊのときすなわちＡＢＳ≦３２
のとき、通常の差分ＰＣＭ動作を実行する。すなわち、
この場合、ローカルデコーダからの８ビット出力と８ビ
ット入力体号との差分を減算器１０３を用いて演算し、
その差分が、非線形量子化回路１０４において３ビット
に圧縮される。そして、マルチプレクサ１０５は、この
とき、入力すを選択するため、マルチプレクサ１０５が
らは、非線形量子化回路１０４によって圧縮された３ピ
ントが伝送用のデータビットとして出力される。なお、
この非線形量子化回路１０４の特性の一例が第２図に示
される。

このように、送信側１００からは、いずれの場合も、４
ビット（識別ビット子データビット）を受信側２００に
伝送されるので、８（ｍ）ビットが４（ｎ）ビットに圧
縮されたことになる。

次に、受信側２００における処理について説明する。ま
ず、伝送路３０１によって伝送された識別ビットが「０
」の場合、伝送路３０２によって伝送されてきた３ビッ
トのデータが代表値設定回路２０７で６ビット（内１ビ
ットは符号ビット）に復元され、加算器２０８に与えら
れる。加算器２０８では、遅延回路２１１の出力すなわ
ち１サンプル前の再生データと代表値設定回路２０７に
よって復元されたデータビットとが加算される。

識別ビットが「０」のとき、マルチプレクサ２１Ｏは人
力ｅを選択するため、このマルチプレクサ２１０からは
、加算器２０８の出力が選択される。このマルチプレク
サ２１００８ビットの出力が出力端２０１に復号データ
として出力されるとともに、遅延回路２１１において１
サンプル時間保持される。このような動作は、従来のＤ
ＰＣＭ方式における処理と同一である。

一方１、識別ビットが「１」のとき、伝送路３０２から
のデータピントの内容は、先に説明したように、８ビッ
ト入力体号の上位３ビ・ントであるため、上述の差分を
用いたＰＣＭ処理を行わず、絶対値として処理する。す
なわち、遅延回路２１１の出力である１サンプル前の再
生データの上位３ビットと伝送されてきた３ビットのデ
ータとが増減判定データセット回路２０９に与えられ、
この回路２０９においては、出力８ビットのうち上位３
ビットについては伝送されてきたデータビットをそのま
ま用い、下位５ビットについては、上述の３ビット同士
の比較結果から、値が増加する方向にある場合にはすべ
て「ｌ」のデータをセットし、逆に減少方向にある場合
にはすべてｒ□、をセントする。このようにして得られ
た増減判定データセット回路２０９からの８ピントの出
力は、マルチプレクサ２１０において選択され、遅延回
路２１１および出力端２０１に与えられる。

上述のように、この実施例においては、予測誤差の絶対
値が「３２」以下のときには、差分ＰＣＭ処理が行われ
、「３２」より大きいときには絶対値の上位ビットを用
いた処理が行われるため、量子化特性について、通常の
ＤＰＣＭ方式と同様に表現すると、第２図に示すように
なる。なお、第２図において斜線で示した部分は、上位
３ビットのみの情報で８ビットに復号するため、予測誤
差という表現を用いると３２レベルの変動範囲が存在し
ていることを意味する。

第２図に示すように、８ビットの信号を４ビットに圧縮
して伝送する場合に、従来のＤＰＣＭでは、量子化のス
テップが２’＝１６種類であったのに対し、２・　（２
’−’　−１）　＋２’−’　＝２２種類となり、した
がって、予測誤差が大きいときの量子化誤差が従来に比
べて小さくなる。

なお、上述の実施例では、識別ビットが「１」のとき絶
対値による処理を行い、識別ビットが「０」のとき相対
値による処理を行っているが、このような識別ピントの
符号とそれに対応する処理を実施例とは全く逆にするこ
とも可能である。

また、増減判定データセット回路１０９および２０９に
おいて、識別ピントが「１」のとき、下位５ビットをす
べて「１」または「０」としてセットするようにしたが
、「増加」や「減少」の傾向以外に、その変位量に応じ
て適宜最適な値をセットし、それによって特性を変化す
ることも可能であろう。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図である。 第２図は第１図実施例の非線形量子化回路の特性の一例
を示すグラフである。 第３図は従来のＤＰＣＭ方式の一般的な例を示すブロッ
ク図である。 第４図は第３図従来例における非線形量子化回路の特性
を示すグラフである。 図において、１００は送信側、１０１は入力端、ｌＯ２
は比較器、１０３は減算器、１０４は非線形量子化回路
、１０５，１１０，２１０はマルチプレクサ、１０６は
ローカルデコーダ、１０７．２０７は代表値設定回路、
１０８，２０８は加算器、１０９，２０９は増減判定デ
ータセット回路、１１１，２１１は遅延回路、２００は
受信側２０１は出力端、３０１は識別ビット伝送路、３
０２はデータビット伝送路を示す。 特許出願人　　三洋電機株式会社 代理人　弁理士　山　１）義　人 第 ｔカ 図 第 図 憾

Claims (1)

1. 【特許請求の範囲】 　送信側においては、ｍビット並列の入力信号とローカ
   ルデコーダから出力されるｍビット並列の１サンプル前
   の再生データとを比較してその比較結果の絶対値が２＾
   ｍ／２＾ｎ＾−＾１より大きい場合と前記絶対値が前記
   ２＾ｍ／２＾ｎ＾−＾１以下の場合で１ビットの異なる
   識別ビットを出力するとともに受信側に伝送し、前記識
   別ビットが「１」（または「０」）のとき前記入力信号
   の上位ｎ−１ビットを伝送し、かつ前記識別ビットが「
   ０」（または「１」）のとき前記入力信号と前記ローカ
   ルデコーダからの前記１サンプル前の再生データとの差
   分を求めてそれを非線形量子化回路でｎ−１ビットに圧
   縮してこれを伝送し、 受信側においては前記異なる識別ビットに応じて異なる
   態様で前記ｎ−１ビットのデータを処理する、予測符号
   化方式。