JPH0463633B2 - - Google Patents
Info
- Publication number
- JPH0463633B2 JPH0463633B2 JP58195994A JP19599483A JPH0463633B2 JP H0463633 B2 JPH0463633 B2 JP H0463633B2 JP 58195994 A JP58195994 A JP 58195994A JP 19599483 A JP19599483 A JP 19599483A JP H0463633 B2 JPH0463633 B2 JP H0463633B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- phase
- circuit
- motor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Direct Current Motors (AREA)
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Control Of Electric Motors In General (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明はモータの制御回路等に用いられる位相
比較回路に関する。
比較回路に関する。
従来例の構成とその問題点
第１図は従来から用いられている基本的な位相
比較回路の一例である。端子１には第１の基準パ
ルスが加えられる。端子２からは、モータの回転
数検出器の出力、すなわちFGパルスが入力され
る。Ｓ／Ｒフリツプフロツプ３は第１の基準パル
スによつてリセツトされ、FGパルスによつてリ
セツトされる。端子４からは、２つの信号の位相
差に相当するパルス巾のパルスが出力される。第
２図は第１図の回路のタイムチヤートである。
比較回路の一例である。端子１には第１の基準パ
ルスが加えられる。端子２からは、モータの回転
数検出器の出力、すなわちFGパルスが入力され
る。Ｓ／Ｒフリツプフロツプ３は第１の基準パル
スによつてリセツトされ、FGパルスによつてリ
セツトされる。端子４からは、２つの信号の位相
差に相当するパルス巾のパルスが出力される。第
２図は第１図の回路のタイムチヤートである。
一般に、モータ等の制御回路にこの様な位相比
較回路を用いる場合、モータをなめらかに回転さ
せる為に、Ｓ／Ｒフリツプフロツプ３の出力する
位相誤差パルスをローパスフイルタによつて平滑
する必要がある。ところがローパスフイルタは位
相遅れを生ずる為、制御系の過渡応答特性が悪化
するという問題がある。
較回路を用いる場合、モータをなめらかに回転さ
せる為に、Ｓ／Ｒフリツプフロツプ３の出力する
位相誤差パルスをローパスフイルタによつて平滑
する必要がある。ところがローパスフイルタは位
相遅れを生ずる為、制御系の過渡応答特性が悪化
するという問題がある。
発明の目的
本発明は、モータの制御回路に用いた用意に
も、上記過渡応答特性とモータのなめらかな回転
を両立させることのできる位相比較回路を提供す
るものである。
も、上記過渡応答特性とモータのなめらかな回転
を両立させることのできる位相比較回路を提供す
るものである。
発明の構成
本発明は、第１の信号を、第１の基準信号の周
期の１／ｎ、２／ｎ…（ｎ−１）／ｎだけ遅らせ
た第２(1)、第２(2)、…第２（ｎ−１）の信号を作
り、前期第１の基準信号１／ｎの周期を持つ第２
の基準信号と、前記第１、第２(1)、第２(2)…第２
（ｎ−１）の信号を合成して得られる第３の信号
の位相比較出力をもつて、第１の基準信号と、第
２の信号と位相差となすようにするとともに、位
相同期点で出力のパルス幅がＯになる位相比較器
を備えたものである。
期の１／ｎ、２／ｎ…（ｎ−１）／ｎだけ遅らせ
た第２(1)、第２(2)、…第２（ｎ−１）の信号を作
り、前期第１の基準信号１／ｎの周期を持つ第２
の基準信号と、前記第１、第２(1)、第２(2)…第２
（ｎ−１）の信号を合成して得られる第３の信号
の位相比較出力をもつて、第１の基準信号と、第
２の信号と位相差となすようにするとともに、位
相同期点で出力のパルス幅がＯになる位相比較器
を備えたものである。
実施例の説明
第３図は本発明のｎ＝２の場合の一実施例を示
す。１〜４については第１図と同一である為、説
明を省略する。但し、第３図の端子１から入力さ
れる基準パルス（第２の基準パルスとする）は、
同期状態におけるFGパルス1/2の周期を持つてい
る。端子２から加えられるFGパルスは、遅延回
路５によつて正確に第２の基準パルスの１周期
To分遅れ、信号Ａとなる。FGパルスと信号Ａは
ORゲート６の２つの入力となり、その出力信号
Ｂはフリツプフロツプ３のリセツト入力となる。
フリツプフロツプ３は位相同期点、即ち、第２の
基準パルスと信号Ｂの位相差がＯの時の出力パル
ス幅がＯになる位相比較器を構成しており、第２
の基準パルスと信号Ｂの位相差に相当するパルス
幅のパルスが端子４から出力される。第４図は本
実施例のタイムチヤートである。第２図の位相誤
差パルスに比べ、第４図の位相誤差パルスの周波
数は２倍になつている。もちろん、第２の基準パ
ルスとして、同期状態におけるFGパルスの１／
ｎの周期を周期を持つものを使用すれば、位相誤
差パルスの周波数をｎ倍にすることができる。
す。１〜４については第１図と同一である為、説
明を省略する。但し、第３図の端子１から入力さ
れる基準パルス（第２の基準パルスとする）は、
同期状態におけるFGパルス1/2の周期を持つてい
る。端子２から加えられるFGパルスは、遅延回
路５によつて正確に第２の基準パルスの１周期
To分遅れ、信号Ａとなる。FGパルスと信号Ａは
ORゲート６の２つの入力となり、その出力信号
Ｂはフリツプフロツプ３のリセツト入力となる。
フリツプフロツプ３は位相同期点、即ち、第２の
基準パルスと信号Ｂの位相差がＯの時の出力パル
ス幅がＯになる位相比較器を構成しており、第２
の基準パルスと信号Ｂの位相差に相当するパルス
幅のパルスが端子４から出力される。第４図は本
実施例のタイムチヤートである。第２図の位相誤
差パルスに比べ、第４図の位相誤差パルスの周波
数は２倍になつている。もちろん、第２の基準パ
ルスとして、同期状態におけるFGパルスの１／
ｎの周期を周期を持つものを使用すれば、位相誤
差パルスの周波数をｎ倍にすることができる。
なお、この実施例においては第３図の第２の基
準パルスが第２の基準信号に、信号Ａが第２(1)、
第２(2)、…、第２（ｎ−１）の信号に、信号Ｂが
第３の信号に、ORゲート６が信号合成回路に、
フリツプフロツプ３が位相比較器に対応してい
る。又、第１の基準信号は、水晶等の発信信号を
分周して、第２の基準信号を作る過程で得られる
（分周が一回少ない）為に、本実施例では図示を
省略している。
準パルスが第２の基準信号に、信号Ａが第２(1)、
第２(2)、…、第２（ｎ−１）の信号に、信号Ｂが
第３の信号に、ORゲート６が信号合成回路に、
フリツプフロツプ３が位相比較器に対応してい
る。又、第１の基準信号は、水晶等の発信信号を
分周して、第２の基準信号を作る過程で得られる
（分周が一回少ない）為に、本実施例では図示を
省略している。
発明の効果
本発明を用いる事により、同じFG信号を使用
しても、位相誤差パルスの周波数をｎ倍に上げる
事が出来る。したがつて制御ループに構成される
ローパスフイルターのカツトオフ周波数を上げる
事が出来、過渡特性の劣化を防ぐことができる。
また、位相同期点で出力のパルス幅がＯになる位
相比較器を備えることにより、軽負荷時の位相誤
差パルスのリツプル含有率を低く抑えることがで
きる。過渡特性と静粛な回転の要求されるレコー
ドプレーヤ等の音響装置において特に効果が大き
い。
しても、位相誤差パルスの周波数をｎ倍に上げる
事が出来る。したがつて制御ループに構成される
ローパスフイルターのカツトオフ周波数を上げる
事が出来、過渡特性の劣化を防ぐことができる。
また、位相同期点で出力のパルス幅がＯになる位
相比較器を備えることにより、軽負荷時の位相誤
差パルスのリツプル含有率を低く抑えることがで
きる。過渡特性と静粛な回転の要求されるレコー
ドプレーヤ等の音響装置において特に効果が大き
い。
第１図は従来の位相比較回路のブロツク図、第
２図は第１図の位相比較回路のタイムチヤート、
第３図は本発明の一実施例のブロツク図、第４図
は第３図の実施例のタイムチヤートである。 １，２，４……端子、３……セツトリセツトフ
リツプフロツプ、５……遅延回路、６……ORゲ
ート。
２図は第１図の位相比較回路のタイムチヤート、
第３図は本発明の一実施例のブロツク図、第４図
は第３図の実施例のタイムチヤートである。 １，２，４……端子、３……セツトリセツトフ
リツプフロツプ、５……遅延回路、６……ORゲ
ート。
Claims (1)
- 【特許請求の範囲】 １ モータの回転数に対応する第１の信号を、第
１の基準信号の周期の１／ｎ、２／ｎ、…、（ｎ
−１）／ｎだけ遅らせて第２(1)、第２(2)、…、第
２（ｎ−１）の信号を作る遅延回路と、 前記第１の信号及び、前記第２(1)、第２(2)、
…、第２（ｎ−１）の信号から第３の信号を合成
する信号合成回路と、 前記第１の基準信号の１／ｎの周期を持つ第２
の基準信号と前記第３の信号との位相を比較す
る、位相同期点で出力パルス幅が０となる位相比
較器と、を備えたことを特徴とするモータの回転
制御に用いる位相比較回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58195994A JPS6089122A (ja) | 1983-10-21 | 1983-10-21 | 位相比較回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58195994A JPS6089122A (ja) | 1983-10-21 | 1983-10-21 | 位相比較回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6089122A JPS6089122A (ja) | 1985-05-20 |
| JPH0463633B2 true JPH0463633B2 (ja) | 1992-10-12 |
Family
ID=16350449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58195994A Granted JPS6089122A (ja) | 1983-10-21 | 1983-10-21 | 位相比較回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6089122A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5551100U (ja) * | 1978-10-02 | 1980-04-03 |
-
1983
- 1983-10-21 JP JP58195994A patent/JPS6089122A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6089122A (ja) | 1985-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2909740B2 (ja) | 位相整合回路 | |
| JP2745869B2 (ja) | 可変クロック分周回路 | |
| EP0171022A2 (en) | Signal delay device | |
| JPH0463633B2 (ja) | ||
| JP2986881B2 (ja) | 位相差パルス信号の分周装置 | |
| JPS63224514A (ja) | デユ−テイ制御回路 | |
| JP2606262B2 (ja) | パルス発生回路 | |
| JPH0315856B2 (ja) | ||
| JPS60190024A (ja) | デイジタル位相同期回路 | |
| JPS61236216A (ja) | 位相同期回路 | |
| JPH0231518A (ja) | 位相同期補償回路 | |
| JPH0610547Y2 (ja) | ジツタ吸収回路 | |
| JPH0451909B2 (ja) | ||
| JPH0481123A (ja) | パルス発生回路 | |
| JPH0267034A (ja) | ビット同期回路 | |
| JPS6317365B2 (ja) | ||
| JPH0223936B2 (ja) | ||
| JPS605622A (ja) | クロツク信号発生装置 | |
| JPS6235793A (ja) | 磁気記録再生装置の基準信号発生回路 | |
| JPS61247125A (ja) | 位相同期回路 | |
| JPS62272764A (ja) | クロツク再生回路 | |
| JPS60236144A (ja) | Ｖｔｒの位相サ−ボ回路 | |
| JPH0473890B2 (ja) | ||
| JPS62165436A (ja) | 位相比較器 | |
| JPH02187978A (ja) | 同期信号補正装置 |