JPH0464225A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0464225A JPH0464225A JP17901490A JP17901490A JPH0464225A JP H0464225 A JPH0464225 A JP H0464225A JP 17901490 A JP17901490 A JP 17901490A JP 17901490 A JP17901490 A JP 17901490A JP H0464225 A JPH0464225 A JP H0464225A
- Authority
- JP
- Japan
- Prior art keywords
- chlorine
- vacuum
- substrate
- adsorbed
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要］
半導体基板表面の乾式エンチング方法に関し。
有機物を含有するレジストを用いず且つイオン衝撃によ
る損傷を与えることなく半導体基板表面を乾式エツチン
グ可能とすることを目的とし。
る損傷を与えることなく半導体基板表面を乾式エツチン
グ可能とすることを目的とし。
半導体基板の清浄化された一表面に反応性物質を吸着さ
せ、該表面の所定領域に該反応性物質と該表面との間に
反応を生じさせない範囲の量子エネルギーを有する電子
ビームを照射して該所定領域から該反応性物質を除去し
、吸着した該反応性物質と該表面との間に反応を生じさ
せることができる範囲の量子エネルギーを有する紫外線
を該反応性物質が除去された該半導体基板表面全体に照
射することにより該所定領域周囲の該半導体基板をエツ
チングする諸工程を含むことから構成される。
せ、該表面の所定領域に該反応性物質と該表面との間に
反応を生じさせない範囲の量子エネルギーを有する電子
ビームを照射して該所定領域から該反応性物質を除去し
、吸着した該反応性物質と該表面との間に反応を生じさ
せることができる範囲の量子エネルギーを有する紫外線
を該反応性物質が除去された該半導体基板表面全体に照
射することにより該所定領域周囲の該半導体基板をエツ
チングする諸工程を含むことから構成される。
（産業上の利用分野］
本発明は、半導体基板表面のドライエツチング方法に関
する。
する。
半導体装置の高速度化および高集積化に必要な高精度の
微細パターンを形成するためにドライエツチングが必須
となっている。また、上記ドライエツチングにおけるマ
スクとして、感光性有機物から成るレジスト層が用いら
れている。
微細パターンを形成するためにドライエツチングが必須
となっている。また、上記ドライエツチングにおけるマ
スクとして、感光性有機物から成るレジスト層が用いら
れている。
［発明が解決しようとする課題］
その結果、半導体基板表面に残留するレジストやレジス
トの分解生成物、さらには、レジストに含有されている
ナトリウム等の不純物による汚染が避けられなかった。
トの分解生成物、さらには、レジストに含有されている
ナトリウム等の不純物による汚染が避けられなかった。
また、ドライエ・ンチングにおいて、加速されたイオン
によって半導体基板表面が損傷を受ける問題があった。
によって半導体基板表面が損傷を受ける問題があった。
本発明は上記のようなレジストを用いることに起因する
汚染やイオン損傷を生じることなく、半導体基板を高精
度でエツチング可能な方法を提供することを目的とする
。
汚染やイオン損傷を生じることなく、半導体基板を高精
度でエツチング可能な方法を提供することを目的とする
。
上記目的は、半導体基板の清浄化された一表面に該表面
との反応性を有する物質を吸着させる工程と、吸着した
該反応性物質と該表面との間に反応を生じさせない範囲
の量子エネルギーを有する第１の電磁波のビームを該表
面の所定領域に選択的に照射して該所定領域から該反応
性物質を除去する工程と、吸着した該反応性物質と該表
面との間に反応を生じさせることができる範囲の量子エ
ネルギーを有する第２の電磁波を前記のようにして該反
応性物質が選択除去された該半導体基板表面全体に照射
することにより該所定領域周囲における該半導体基板を
エツチングする工程とを含むことを特徴とする本発明に
係る半導体装置の製造方法によって達成される。
との反応性を有する物質を吸着させる工程と、吸着した
該反応性物質と該表面との間に反応を生じさせない範囲
の量子エネルギーを有する第１の電磁波のビームを該表
面の所定領域に選択的に照射して該所定領域から該反応
性物質を除去する工程と、吸着した該反応性物質と該表
面との間に反応を生じさせることができる範囲の量子エ
ネルギーを有する第２の電磁波を前記のようにして該反
応性物質が選択除去された該半導体基板表面全体に照射
することにより該所定領域周囲における該半導体基板を
エツチングする工程とを含むことを特徴とする本発明に
係る半導体装置の製造方法によって達成される。
［作 用］
例えば、真空中加熱により酸化膜を除去されたシリコン
基板表面を塩素ガス雰囲気に曝して、その表面に数原子
層の塩素を吸着させる。このシリコン基板のエツチング
しない所定領域に対し１００ないし数１００ｅＶの電子
ビームを選択的に照射してこの領域の表面の吸着塩素原
子を選択的に離脱させる。そののち、基板表面に真空紫
外光を照射することにより、残留する吸着塩素原子とシ
リコン基板が反応し、揮発性のシリコン塩化物を生成し
て真空中へ離脱する。このようにして、前記所定領域周
囲のシリコン基板をエツチングする。
基板表面を塩素ガス雰囲気に曝して、その表面に数原子
層の塩素を吸着させる。このシリコン基板のエツチング
しない所定領域に対し１００ないし数１００ｅＶの電子
ビームを選択的に照射してこの領域の表面の吸着塩素原
子を選択的に離脱させる。そののち、基板表面に真空紫
外光を照射することにより、残留する吸着塩素原子とシ
リコン基板が反応し、揮発性のシリコン塩化物を生成し
て真空中へ離脱する。このようにして、前記所定領域周
囲のシリコン基板をエツチングする。
上記の方法には１次のような利点がある。
■レジストマスクを用いることなくシリコン基板のエツ
チングが可能となる。
チングが可能となる。
■レジストマスクのパターン精度グを要しないため１通
常の電子ビーム露光法におけるよりも高いパターン精度
が得られる。
常の電子ビーム露光法におけるよりも高いパターン精度
が得られる。
■反応性ガスの加速イオンを用いないため、シリコン基
板の損傷が生じない。
板の損傷が生じない。
■露光マスクの作製やレジストマスクの形成等に関係す
るリングラフ工程が省略される。
るリングラフ工程が省略される。
〔実施例］
以下本発明の実施例を図面を参照して説明する。
第１図は本発明の実施例の工程説明図である。
すなわち１通常の表面処理と同様に、シリコン基板１を
２弗酸（ＨＦ）中への浸漬と、硝酸（ＨＮＯ３）と過酸
化水素（Ｈ２０□）の混合溶液中での煮沸およびアンモ
ニア水（ＮＨ，ＯＨ） とＨ２０□の混合溶液中での煮
沸とを繰り返し、最後に塩酸（）ＩｃＩ） とＨ２０
□との混合溶液中での煮沸を行って、同図（ａ）に示す
ように、その表面に厚さ１０人程度の酸化膜３を形成す
る。
２弗酸（ＨＦ）中への浸漬と、硝酸（ＨＮＯ３）と過酸
化水素（Ｈ２０□）の混合溶液中での煮沸およびアンモ
ニア水（ＮＨ，ＯＨ） とＨ２０□の混合溶液中での煮
沸とを繰り返し、最後に塩酸（）ＩｃＩ） とＨ２０
□との混合溶液中での煮沸を行って、同図（ａ）に示す
ように、その表面に厚さ１０人程度の酸化膜３を形成す
る。
次いで、同図（ｂ）に示すように、到達真空度がｌＸ
１０− ” Ｔｏｒｒ以下の超高真空装置４内にシリコ
ン基板１を設置したのち、ヒータ５により、約８００℃
で３０分間真空加熱する。その結果、シリコン基板１表
面の酸化膜３が除去され、清浄表面が表出する。
１０− ” Ｔｏｒｒ以下の超高真空装置４内にシリコ
ン基板１を設置したのち、ヒータ５により、約８００℃
で３０分間真空加熱する。その結果、シリコン基板１表
面の酸化膜３が除去され、清浄表面が表出する。
次いで、ヒータ５による加熱を停止し、シリコン基板１
を室温に戻したのち、同図（Ｃ）に示すように、真空装
置４内に塩素ガスを導入する。この導入は、真空装置４
内における塩素の分圧がＩ Ｔｏｒｒとなるように制御
し、１００秒間行う。その結果、シリコン基板１表面に
吸着塩素原子層６が生成する。
を室温に戻したのち、同図（Ｃ）に示すように、真空装
置４内に塩素ガスを導入する。この導入は、真空装置４
内における塩素の分圧がＩ Ｔｏｒｒとなるように制御
し、１００秒間行う。その結果、シリコン基板１表面に
吸着塩素原子層６が生成する。
吸着塩素原子層６の厚さは、第２図に示すように。
塩素ガスの分圧と導入時間とで制御される。第２図の横
軸はラングミュア単位（Ｌ；ＩＬ＝ Ｉ Ｘｌ０−ｂＴ
ｏｒｒ・５ｅｃ）で表した塩素導入量であり、縦軸は、
塩素吸着量（原子層数）である。同図から前記Ｉ Ｔｏ
ｒｒで１００秒間の導入量、すなわち、 １０”Ｌによ
り、シリコン基板１表面には、平均で約２原子層の塩素
が吸着していることが分かる。
軸はラングミュア単位（Ｌ；ＩＬ＝ Ｉ Ｘｌ０−ｂＴ
ｏｒｒ・５ｅｃ）で表した塩素導入量であり、縦軸は、
塩素吸着量（原子層数）である。同図から前記Ｉ Ｔｏ
ｒｒで１００秒間の導入量、すなわち、 １０”Ｌによ
り、シリコン基板１表面には、平均で約２原子層の塩素
が吸着していることが分かる。
再び第１図を参照して、同図（ｄ）に示すようにシリコ
ン基板１表面のエツチングしない領域１１に対して選択
的に５ ＫｅＶの電子ビーム８を、１０秒間照射する。
ン基板１表面のエツチングしない領域１１に対して選択
的に５ ＫｅＶの電子ビーム８を、１０秒間照射する。
その結果、エツチングしない領域１１から吸着塩素が真
空中へ離脱してシリコン基板１表面が表出する。
空中へ離脱してシリコン基板１表面が表出する。
次いで、同図（ｅ）に示すように、シリコン基板１表面
金体に、波長２５３７人の真空紫外光９を照射する。そ
の結果、吸着塩素原子層６とシリコン基板１との反応に
より＋ Ｓ Ｉ Ｃｌ ３１ Ｓ ｓ Ｃ１ａ等の揮発
性のシリコン化合物７が生成し、真空中に離脱する。こ
のようにして１エツチングしない領域１１の周囲におけ
るシリコン基板１がエツチングされる。前述のように、
１０”Ｌの導入量により２原子層の塩素が吸着してい
る。したがって、この吸着塩素とシリコン基板１とが反
応して５ｉＣ１４を生成するとして一回の塩素ガス導入
によりシリコン基板１の１７２原子層相当の厚さがエツ
チングされることになる。
金体に、波長２５３７人の真空紫外光９を照射する。そ
の結果、吸着塩素原子層６とシリコン基板１との反応に
より＋ Ｓ Ｉ Ｃｌ ３１ Ｓ ｓ Ｃ１ａ等の揮発
性のシリコン化合物７が生成し、真空中に離脱する。こ
のようにして１エツチングしない領域１１の周囲におけ
るシリコン基板１がエツチングされる。前述のように、
１０”Ｌの導入量により２原子層の塩素が吸着してい
る。したがって、この吸着塩素とシリコン基板１とが反
応して５ｉＣ１４を生成するとして一回の塩素ガス導入
によりシリコン基板１の１７２原子層相当の厚さがエツ
チングされることになる。
したがって１第１図（Ｃ）ないしくｅ）の工程を繰り返
して行うことにより、高精度で所定厚さのエツチングが
可能である。また、エツチングしない領域１１の横方向
の寸法は、はぼ電子ビーム８の照射精度によって決まる
。したがって、電子ビーム露光法によりパターンニング
されたレジストマスクを用いる場合に比べて、高精度が
得られる。
して行うことにより、高精度で所定厚さのエツチングが
可能である。また、エツチングしない領域１１の横方向
の寸法は、はぼ電子ビーム８の照射精度によって決まる
。したがって、電子ビーム露光法によりパターンニング
されたレジストマスクを用いる場合に比べて、高精度が
得られる。
第３図は、塩素が吸着したシリコン基板１表面のオージ
ェ電子スペクトル、第４図は塩素吸着したのち電子ビー
ム照射を行ったシリコン基板１のオージェ電子スペクト
ルを示す。すなわち、第３図は、前記１０８Ｌの塩素導
入を行った直後の表面であって、 １００ｅＶの位置に
シリコンのピークが、また２００ｅνの位置に塩素のピ
ークが現れている。第４図は、前記塩素導入後に、第１
図（ｄ）に示すように５にｅＶの電子ビーム８照射を行
ったのちの表面を示し、 ２００ｅＶにおける塩素のピ
ークが消失しており、上記電子ビーム８の照射によって
、吸着塩素が除去されることが分かる。
ェ電子スペクトル、第４図は塩素吸着したのち電子ビー
ム照射を行ったシリコン基板１のオージェ電子スペクト
ルを示す。すなわち、第３図は、前記１０８Ｌの塩素導
入を行った直後の表面であって、 １００ｅＶの位置に
シリコンのピークが、また２００ｅνの位置に塩素のピ
ークが現れている。第４図は、前記塩素導入後に、第１
図（ｄ）に示すように５にｅＶの電子ビーム８照射を行
ったのちの表面を示し、 ２００ｅＶにおける塩素のピ
ークが消失しており、上記電子ビーム８の照射によって
、吸着塩素が除去されることが分かる。
なお、上記実施例においては、エツチングしない領域に
おける吸着塩素原子の除去に電子ビーム照射を、また、
吸着塩素原子とシリコン基板との反応の励起に紫外光を
用いたが、これらは、シリコン基板との反応を生じずに
吸着塩素原子を離脱可能なその他の電磁波、および、吸
着塩素原子とシリコン基板との反応を励起可能なその他
のｉｉ電磁波それぞれ置き換えても差支えない。さらに
。
おける吸着塩素原子の除去に電子ビーム照射を、また、
吸着塩素原子とシリコン基板との反応の励起に紫外光を
用いたが、これらは、シリコン基板との反応を生じずに
吸着塩素原子を離脱可能なその他の電磁波、および、吸
着塩素原子とシリコン基板との反応を励起可能なその他
のｉｉ電磁波それぞれ置き換えても差支えない。さらに
。
シリコン基板以外の半導体基板についても、これと反応
性を有するガスを用いて実施することができることは言
うまでもない。
性を有するガスを用いて実施することができることは言
うまでもない。
以上説明したように９本発明によれば、レジストマスク
を用いることな（シリコン基板表面をドライエツチング
可能であり、レジストに起因する有機物汚染等がなく、
また１通常の加速イオンを用いるドライエツチングにお
けるようなイオン衝撃による損傷を生しるおそれもない
。さらに、レジストマスクを用いる通常の電子ビーム露
光に比べて、高精度のエンチングが可能である。本発明
によって形成されたメサ状の領域またはエツチングされ
た溝状の領域を有するシリコン基板を用いることにより
、量子細線のような半導体装置が実現可能となる。さら
にまた、エツチングに必要なりソグラフ工程が省略され
、半導体装置の製造工数の低減が可能となる。
を用いることな（シリコン基板表面をドライエツチング
可能であり、レジストに起因する有機物汚染等がなく、
また１通常の加速イオンを用いるドライエツチングにお
けるようなイオン衝撃による損傷を生しるおそれもない
。さらに、レジストマスクを用いる通常の電子ビーム露
光に比べて、高精度のエンチングが可能である。本発明
によって形成されたメサ状の領域またはエツチングされ
た溝状の領域を有するシリコン基板を用いることにより
、量子細線のような半導体装置が実現可能となる。さら
にまた、エツチングに必要なりソグラフ工程が省略され
、半導体装置の製造工数の低減が可能となる。
第１図は本発明の実施例の工程説明図。
第２図は塩素導入量と塩素吸着量の関係を示すグラフ。
第３図は塩素が吸着したシリコン基板表面のオージェ電
子スペクトル。 第４図は塩素吸着後に電子ビーム照射が行われたシリコ
ン基板表面のオージェ電子スペクトルである。 図において。 １はシリコン基板、 ３は酸化膜。 ４は真空装置、 ５はヒータ。 ６は吸着塩素原子層。 ７は揮発性のシリコン化合物。 ８は電子ビーム、 ９は真空紫外光。 １１は工・ンチングしない領域 である。 ＃０’？ｒ子、へ 才非気示へ 木登Ｐ月Ｑ実）色イ列／７１才Ｕ偵明ｍ第 １ 図（ぞ
の２） Ｊ４Ｌ九斤、へ クトイ芒明の′実方色θ・１の工、才１頃沙とａ月図第
１ 図（千０１） 塩素導入量と塩素数Ａ量の間Ｔ升、
子スペクトル。 第４図は塩素吸着後に電子ビーム照射が行われたシリコ
ン基板表面のオージェ電子スペクトルである。 図において。 １はシリコン基板、 ３は酸化膜。 ４は真空装置、 ５はヒータ。 ６は吸着塩素原子層。 ７は揮発性のシリコン化合物。 ８は電子ビーム、 ９は真空紫外光。 １１は工・ンチングしない領域 である。 ＃０’？ｒ子、へ 才非気示へ 木登Ｐ月Ｑ実）色イ列／７１才Ｕ偵明ｍ第 １ 図（ぞ
の２） Ｊ４Ｌ九斤、へ クトイ芒明の′実方色θ・１の工、才１頃沙とａ月図第
１ 図（千０１） 塩素導入量と塩素数Ａ量の間Ｔ升、
Claims (2)
- （１）半導体基板の清浄化された一表面に該表面との反
応性を有する物質を吸着させる工程と、 吸着した該反応性物質と該表面との間に反応を生じさせ
ない範囲の量子エネルギーを有する第１の電磁波のビー
ムを該表面の所定領域に選択的に照射して該所定領域か
ら該反応性物質を除去する工程と、 吸着した該反応性物質と該表面との間に反応を生じさせ
ることができる範囲の量子エネルギーを有する第２の電
磁波を前記のようにして該反応性物質が選択除去された
該半導体基板表面全体に照射することにより該所定領域
周囲における該半導体基板をエッチングする工程 とを含むことを特徴とする半導体装置の製造方法。 - （２）前記反応性物質の吸着と該第１電磁波ビームの照
射と該第２電磁波の照射を繰り返して該所定領域に該半
導体基板のメサを形成することを特徴とする請求項１記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17901490A JPH0464225A (ja) | 1990-07-04 | 1990-07-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17901490A JPH0464225A (ja) | 1990-07-04 | 1990-07-04 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0464225A true JPH0464225A (ja) | 1992-02-28 |
Family
ID=16058611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17901490A Pending JPH0464225A (ja) | 1990-07-04 | 1990-07-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0464225A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001052309A1 (en) * | 2000-01-13 | 2001-07-19 | Fsi International, Inc. | Method of surface preparation |
| US8133554B2 (en) * | 2004-05-06 | 2012-03-13 | Micron Technology, Inc. | Methods for depositing material onto microfeature workpieces in reaction chambers and systems for depositing materials onto microfeature workpieces |
-
1990
- 1990-07-04 JP JP17901490A patent/JPH0464225A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6465374B1 (en) | 1997-10-21 | 2002-10-15 | Fsi International, Inc. | Method of surface preparation |
| WO2001052309A1 (en) * | 2000-01-13 | 2001-07-19 | Fsi International, Inc. | Method of surface preparation |
| US8133554B2 (en) * | 2004-05-06 | 2012-03-13 | Micron Technology, Inc. | Methods for depositing material onto microfeature workpieces in reaction chambers and systems for depositing materials onto microfeature workpieces |
| US9023436B2 (en) | 2004-05-06 | 2015-05-05 | Micron Technology, Inc. | Methods for depositing material onto microfeature workpieces in reaction chambers and systems for depositing materials onto microfeature workpieces |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6085526A (ja) | 少くとも一つのパタ−ン描画工程を含む製品の製作方法 | |
| JPH0122728B2 (ja) | ||
| JP2853211B2 (ja) | 半導体装置の製造方法 | |
| JPH0464225A (ja) | 半導体装置の製造方法 | |
| JPH06232041A (ja) | パターン形成方法 | |
| JPS6137774B2 (ja) | ||
| JPS5936257B2 (ja) | レジスト材料の剥離方法 | |
| JP2694625B2 (ja) | 化合物半導体基体のエッチング方法および製造方法 | |
| TWI848444B (zh) | 空白光罩用疊層與其製造方法 | |
| JPH0219852A (ja) | レジスト処理方法 | |
| JP2722491B2 (ja) | レジスト処理方法 | |
| US6177358B1 (en) | Photo-stimulated etching of CaF2 | |
| JP2985321B2 (ja) | マスクパタ−ン形成方法 | |
| JPS6054775B2 (ja) | ドライ現像方法 | |
| JP2842909B2 (ja) | パターン形成方法 | |
| JP2883918B2 (ja) | 化合物半導体のパターン形成方法 | |
| JPH0738380B2 (ja) | 表面処理方法 | |
| JPH04217258A (ja) | レジストパターンの作製方法及びその装置 | |
| JPS6376332A (ja) | 半導体装置の製造方法 | |
| JP2623672B2 (ja) | エッチング加工方法 | |
| JPS63215040A (ja) | レジストのハ−ドニング方法 | |
| TW202601275A (zh) | 用於金屬氧化物系阻劑圖案化之受控環境處理、靜置步驟及烘烤製程 | |
| JPS6155663B2 (ja) | ||
| JPH04360530A (ja) | 多層レジスト法の中間層の除去方法 | |
| JPS5922375B2 (ja) | キンゾクヒマクノケイセイホウホウ |