JPH0464244A - ベアー半導体ｉｃチップ実装方法 - Google Patents
ベアー半導体ｉｃチップ実装方法Info
- Publication number
- JPH0464244A JPH0464244A JP2177794A JP17779490A JPH0464244A JP H0464244 A JPH0464244 A JP H0464244A JP 2177794 A JP2177794 A JP 2177794A JP 17779490 A JP17779490 A JP 17779490A JP H0464244 A JPH0464244 A JP H0464244A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- bare semiconductor
- support plate
- conductor
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は導体回路を形成してなる支持板にベアー半導体
ＩＣチップを実装する方法に関する。
ＩＣチップを実装する方法に関する。
〈従来の技術〉
ベアー半導体ＩＣチップを支持板に実装する方法として
、ワイヤーボンディング法かある。第８図はこのワイヤ
ーボンディング法によりベアー半導体ＩＣチップを支持
板に実装した平面構造を示しており、第９図はそのＡ−
Ａ’に沿った断面構造を示す。支持板１０の主面上にベ
アー半導体ＩＣチップ２０か設けられその表面上に設け
られた導体パッド３０と支持板１０上の導体パターン４
０とが金、アルミニウム、銅等の金属細線５０で接続さ
れている。この支持板１０上のベアー半導体ＩＣチップ
２０および金属細線５０は例えばシリコン、エポキシな
どの樹脂６０により封止されている。この封止により湿
気等による腐食や外部からの衝撃等に対しベアー半導体
ＩＣチップ２０および金属細線５０は保護されている。
、ワイヤーボンディング法かある。第８図はこのワイヤ
ーボンディング法によりベアー半導体ＩＣチップを支持
板に実装した平面構造を示しており、第９図はそのＡ−
Ａ’に沿った断面構造を示す。支持板１０の主面上にベ
アー半導体ＩＣチップ２０か設けられその表面上に設け
られた導体パッド３０と支持板１０上の導体パターン４
０とが金、アルミニウム、銅等の金属細線５０で接続さ
れている。この支持板１０上のベアー半導体ＩＣチップ
２０および金属細線５０は例えばシリコン、エポキシな
どの樹脂６０により封止されている。この封止により湿
気等による腐食や外部からの衝撃等に対しベアー半導体
ＩＣチップ２０および金属細線５０は保護されている。
〈発明が解決しようとする課題〉
ＩＣが大型化するに従い集積度が増加すると導体パッド
３０の配列ピッチが減少し、さらに第２図（ｂ）で示す
ように導体パッド３をベアー半導体ＩＣチップの表面全
体に配列する必要がある。
３０の配列ピッチが減少し、さらに第２図（ｂ）で示す
ように導体パッド３をベアー半導体ＩＣチップの表面全
体に配列する必要がある。
しかしワイヤーボンディング法では、第１０図に示すよ
うに導体パッド３０と導体配線４０の接合部分はボール
状に形成された金属細線５０の先端を超音波と熱および
荷重を加えることにより、金属細線の先端５０′はつぶ
れた形状となる。例えば金属細線５０の線径を２５μｍ
とした場合、金属細線の先端５０′の大きさは８０〜１
００μｍとなり、導体パッド３０の配列ピッチは概ね１
１０μｍ以上にしなければならない。したかって導体パ
ッド３０の配列ピッチか小さくなるとワイヤーボンディ
ング法では限界が生じる。また導体パッド３０がベアー
半導体ＩＣチップ２０の表面全体に配列される場合、ワ
イヤーボンディング法では第３図で示すように金属細線
５０がベアー半導体ＩＣチップ２０の角部等に接触する
ため使用できない。さらに厚さを薄くして実装する場合
、ワイヤーボンディング法では金属細線５０の高くなっ
た部分を樹脂６０でカバーする必要があるため一定以上
薄くてきない。
うに導体パッド３０と導体配線４０の接合部分はボール
状に形成された金属細線５０の先端を超音波と熱および
荷重を加えることにより、金属細線の先端５０′はつぶ
れた形状となる。例えば金属細線５０の線径を２５μｍ
とした場合、金属細線の先端５０′の大きさは８０〜１
００μｍとなり、導体パッド３０の配列ピッチは概ね１
１０μｍ以上にしなければならない。したかって導体パ
ッド３０の配列ピッチか小さくなるとワイヤーボンディ
ング法では限界が生じる。また導体パッド３０がベアー
半導体ＩＣチップ２０の表面全体に配列される場合、ワ
イヤーボンディング法では第３図で示すように金属細線
５０がベアー半導体ＩＣチップ２０の角部等に接触する
ため使用できない。さらに厚さを薄くして実装する場合
、ワイヤーボンディング法では金属細線５０の高くなっ
た部分を樹脂６０でカバーする必要があるため一定以上
薄くてきない。
本発明は上記事情に鑑みてなされたものであり、その目
的はベアー半導体ＩＣチップの導体パッドの配列ピッチ
が小さい場合でも接続を可能とし、かつ厚さを薄くする
ベアー半導体ＩＣチップ実装方法を提供することである
。
的はベアー半導体ＩＣチップの導体パッドの配列ピッチ
が小さい場合でも接続を可能とし、かつ厚さを薄くする
ベアー半導体ＩＣチップ実装方法を提供することである
。
く課題を解決するための手段〉
本発明のベアー半導体ＩＣチップ実装方法は、少なくと
も１層以上の導体配線層を形成してなる支持板にベアー
半導体ＩＣチップを実装する方法において、 下記（ａ）−（ｂ）−＝ （ｃ）の順に各工程を経た後
、（ｄ）の工程を１回実行するか、もしくは、（ｄ）の
工程を２回以上繰り返す場合は（ｄ）の工程の終了後毎
に（ｅ）の工程を経た後、（ｄ）の工程を行うことを特
徴とするベアー半導体ＩＣチップ実装方法。
も１層以上の導体配線層を形成してなる支持板にベアー
半導体ＩＣチップを実装する方法において、 下記（ａ）−（ｂ）−＝ （ｃ）の順に各工程を経た後
、（ｄ）の工程を１回実行するか、もしくは、（ｄ）の
工程を２回以上繰り返す場合は（ｄ）の工程の終了後毎
に（ｅ）の工程を経た後、（ｄ）の工程を行うことを特
徴とするベアー半導体ＩＣチップ実装方法。
（ａ）支持板にはあらかじめ、ベアー半導体ＩＣチップ
の外形形状より所定分大きい穴を形成する。
の外形形状より所定分大きい穴を形成する。
（ｂ）上記半導体ＩＣチップを上記支持板に接着剤を介
して上記支持板の穴部に接着する。
して上記支持板の穴部に接着する。
貼り合わせる。
（ｃ）上記ベアー半導体ＩＣチップと支持板の穴部との
空隙およびベアー半導体ＩＣチップの表面、支持板の表
面を液状樹脂あるいは塗布型の５ｉ０２等をスピナー等
で高さが均一になるように塗布した後、熱硬化し、絶縁
層を形成する。
空隙およびベアー半導体ＩＣチップの表面、支持板の表
面を液状樹脂あるいは塗布型の５ｉ０２等をスピナー等
で高さが均一になるように塗布した後、熱硬化し、絶縁
層を形成する。
（ｄ）ベアー半導体ＩＣチップ上の導体パッド部の上部
および支持板上の所定の導体部の上部の（ｃ）で形成し
た絶縁層をフォトリソ法で除去した後、全面に導体層を
形成し、フォトリソ法で所定の導体配線を形成する。
および支持板上の所定の導体部の上部の（ｃ）で形成し
た絶縁層をフォトリソ法で除去した後、全面に導体層を
形成し、フォトリソ法で所定の導体配線を形成する。
（ｅ）ベアー半導体ＩＣチップと支持板の表面全体を液
状樹脂あるいは塗布型のＳｉＯ２等をスピナー等で高さ
が均一になるように塗布した後、熱硬化し、絶縁層を形
成する。
状樹脂あるいは塗布型のＳｉＯ２等をスピナー等で高さ
が均一になるように塗布した後、熱硬化し、絶縁層を形
成する。
く作用〉
本発明において、ベアー半導体ＩＣチップを支持板の穴
部に接着し、その後液状樹脂を充填した後熱硬化し、フ
ォトリソ法で導体配線を形成するので導体配線の線幅、
間隔は数μｍとなる。
部に接着し、その後液状樹脂を充填した後熱硬化し、フ
ォトリソ法で導体配線を形成するので導体配線の線幅、
間隔は数μｍとなる。
したかって、ベアー半導体ＩＣチップの導体パッドの配
列ピッチを小さくすることかできる。また、導体パッド
をベアー半導体ＩＣチップの表面全域に配置することか
できる。また、薄膜導体を平面的に形成するので厚さは
薄くなる。
列ピッチを小さくすることかできる。また、導体パッド
をベアー半導体ＩＣチップの表面全域に配置することか
できる。また、薄膜導体を平面的に形成するので厚さは
薄くなる。
〈実施例〉
第１図乃至第７図における（ｂ）は本発明実施例におけ
る段階的平面構造を示したものであり、また第１図乃至
第７図における（ａ）はその各段階においてＡ−Ａ’に
沿った断面構造を示した図である。
る段階的平面構造を示したものであり、また第１図乃至
第７図における（ａ）はその各段階においてＡ−Ａ’に
沿った断面構造を示した図である。
以下に第１図乃至第８図の工程にしたかって本発明実施
例を説明する。
例を説明する。
第１図に示すように、導体配線４か少なくとも１層以上
形成されたセラミック配線板やプリント基板等の支持板
１上の、ベアー半導体ＩＣチップをダイボンドする所定
の位置にベアー半導体ＩＣチップの外形形状より所定分
大きい穴９を開ける。
形成されたセラミック配線板やプリント基板等の支持板
１上の、ベアー半導体ＩＣチップをダイボンドする所定
の位置にベアー半導体ＩＣチップの外形形状より所定分
大きい穴９を開ける。
次に第２図に示すように、支持板１の穴９の部分に、導
体パッド３が配列されているベアー半導体ＩＣチップ２
をダイボンドする。
体パッド３が配列されているベアー半導体ＩＣチップ２
をダイボンドする。
次に第３図に示すように、支持板１とベアー半導体ＩＣ
チップ２の空隙部分および支持板１とベアー半導体ＩＣ
チップ２の表面に高さが均一になるように、液状樹脂あ
るいは塗布型のＳｉＯ２等をスピナー等で塗布した後、
熱硬化し、絶縁層５を形成する。
チップ２の空隙部分および支持板１とベアー半導体ＩＣ
チップ２の表面に高さが均一になるように、液状樹脂あ
るいは塗布型のＳｉＯ２等をスピナー等で塗布した後、
熱硬化し、絶縁層５を形成する。
次に第４図に示すように、ベアー半導体ＩＣチップ２上
の導体パッド３上および支持板１の導体配線４上の所定
の絶縁層５をフォトリソ法により除去する。
の導体パッド３上および支持板１の導体配線４上の所定
の絶縁層５をフォトリソ法により除去する。
次に第５図に示すように、スパッタ、蒸着等により第４
図に示す状態の基板表面全体にアルミニウム、銅等の導
体膜を成膜した後、フォトリソ法で所望の導体配線６を
形成する。
図に示す状態の基板表面全体にアルミニウム、銅等の導
体膜を成膜した後、フォトリソ法で所望の導体配線６を
形成する。
次に第６図に示すように、第５図に示す状態の基板表面
全体に塗布型の５ｉ０２等をスピナー等で塗布した後、
熱硬化し、絶縁層７を形成する。
全体に塗布型の５ｉ０２等をスピナー等で塗布した後、
熱硬化し、絶縁層７を形成する。
その後第５図て示す工程て導体配線６と接続されていな
い導体バッド３上の絶縁層７を除去する。
い導体バッド３上の絶縁層７を除去する。
次に第７図に示すように、スパッタ、蒸着等により第６
図で示す状態の基板表面全体にアルミニウム、銅等の導
体膜を成膜した後、フォトリソ法で所望の導体配線８を
形成する。
図で示す状態の基板表面全体にアルミニウム、銅等の導
体膜を成膜した後、フォトリソ法で所望の導体配線８を
形成する。
この工程の後、ベアー半導体ＩＣチップ２、導体配線６
を湿気等の腐食および外部からの衝撃から保護するため
に、シリコン、エポキシ等の液状樹脂を所定の形状に塗
布する。
を湿気等の腐食および外部からの衝撃から保護するため
に、シリコン、エポキシ等の液状樹脂を所定の形状に塗
布する。
〈発明の効果〉
本発明では、支持板の穴部にベアー半導体ＩＣチップを
ダイボンドした後、液状樹脂や塗布型の５ｉ０２等の絶
縁層および薄膜導体による多層配線をフォトリソ法によ
り形成するため、ベアー半導体ＩＣチップの導体パッド
の配列ピッチか小さい場合、あるいはベアー半導体ＩＣ
チップの表面全域に導体パッドを配列する場合において
も接続か容易である。
ダイボンドした後、液状樹脂や塗布型の５ｉ０２等の絶
縁層および薄膜導体による多層配線をフォトリソ法によ
り形成するため、ベアー半導体ＩＣチップの導体パッド
の配列ピッチか小さい場合、あるいはベアー半導体ＩＣ
チップの表面全域に導体パッドを配列する場合において
も接続か容易である。
しかも、薄膜導体を平面的に形成するので厚さを薄くす
ることかできる。さらに表面全体を液状樹脂や塗布型の
５ｉＯｚ等でコーティングするのて信頼性の高いベアー
半導体ＩＣチップの実装か実現できる。
ることかできる。さらに表面全体を液状樹脂や塗布型の
５ｉＯｚ等でコーティングするのて信頼性の高いベアー
半導体ＩＣチップの実装か実現できる。
第１図乃至第７図は本発明実施例を経時的に示す図で、
各図の（ａ）は断面構造図、各図の（ｂ）は平面図、第
８図は従来例の平面図、第９図は従来例の断面図、第１
０図は従来例の説明図である。 １・・・支持板 ２・・・ベアー半導体ＩＣチップ ３・・・導体パッド ４．６．８・・・導体配線 ５．７・・・絶縁層
各図の（ａ）は断面構造図、各図の（ｂ）は平面図、第
８図は従来例の平面図、第９図は従来例の断面図、第１
０図は従来例の説明図である。 １・・・支持板 ２・・・ベアー半導体ＩＣチップ ３・・・導体パッド ４．６．８・・・導体配線 ５．７・・・絶縁層
Claims (1)
- 【特許請求の範囲】 少なくとも１層以上の導体配線層を形成してなる支持
板にベアー半導体ＩＣチップを実装する方法において、 下記（ａ）→（ｂ）→（ｃ）の順に各工程を経た後、（
ｄ）の工程を１回実行するか、もしくは、（ｄ）の工程
を２回以上繰り返す場合は（ｄ）の工程の終了後毎に（
ｅ）の工程を経た後、（ｄ）の工程を行うことを特徴と
するベアー半導体ＩＣチップ実装方法。 （ａ）支持板にはあらかじめ、ベアー半導体ＩＣチップ
の外形形状より所定分大きい穴を形 成する。 （ｂ）上記半導体ＩＣチップを上記支持板に接着剤を介
して上記支持板の穴部に接着する。 貼り合わせる。 （ｃ）上記ベアー半導体ＩＣチップと支持板の穴部との
空隙およびベアー半導体ＩＣチップ の表面、支持板の表面を液状樹脂あるいは 塗布型のＳｉＯ＿２等をスピナー等で高さが均一になる
ように塗布した後、熱硬化し、 絶縁層を形成する。 （ｄ）ベアー半導体ＩＣチップ上の導体パッド部の上部
および支持板上の所定の導体部の上 部の（ｃ）で形成した絶縁層をフォトリソ 法で除去した後、全面に導体層を形成し、 フォトリソ法で所定の導体配線を形成する。 （ｅ）、ベアー半導体ＩＣチップと支持板の表面全体を
液状樹脂あるいは塗布型のＳｉＯ＿２等をスピナー等で
高さが均一になるように塗 布した後、熱硬化し、絶縁層を形成する。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2177794A JPH0464244A (ja) | 1990-07-04 | 1990-07-04 | ベアー半導体ｉｃチップ実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2177794A JPH0464244A (ja) | 1990-07-04 | 1990-07-04 | ベアー半導体ｉｃチップ実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0464244A true JPH0464244A (ja) | 1992-02-28 |
Family
ID=16037211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2177794A Pending JPH0464244A (ja) | 1990-07-04 | 1990-07-04 | ベアー半導体ｉｃチップ実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0464244A (ja) |
-
1990
- 1990-07-04 JP JP2177794A patent/JPH0464244A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2825083B2 (ja) | 半導体素子の実装構造 | |
| KR950012658B1 (ko) | 반도체 칩 실장방법 및 기판 구조체 | |
| JP3400877B2 (ja) | 半導体装置及びその製造方法 | |
| JP3313547B2 (ja) | チップサイズパッケージの製造方法 | |
| JP2988075B2 (ja) | 半導体装置 | |
| US5760469A (en) | Semiconductor device and semiconductor device mounting board | |
| JPH11135663A (ja) | モールドｂｇａ型半導体装置及びその製造方法 | |
| JPS6139741B2 (ja) | ||
| JPH053183A (ja) | 半導体装置及びその製造方法 | |
| JPH05283467A (ja) | 半導体集積回路装置 | |
| US7838333B2 (en) | Electronic device package and method of manufacturing the same | |
| JP2002313985A (ja) | チップサイズパッケージの製造方法 | |
| JPS61214444A (ja) | 半導体装置 | |
| JPH0864635A (ja) | 半導体装置 | |
| JPH0464244A (ja) | ベアー半導体ｉｃチップ実装方法 | |
| JPH03155144A (ja) | ベアー半導体ｉｃチップ実装方法 | |
| JP2902497B2 (ja) | 混成集積回路基板の製造方法 | |
| JP3529507B2 (ja) | 半導体装置 | |
| JP3132458B2 (ja) | 半導体装置の実装構造及び実装方法 | |
| JP2982703B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JPH04273464A (ja) | 半導体チップのマウント方法 | |
| KR100343454B1 (ko) | 웨이퍼 레벨 패키지 | |
| JP3182138B2 (ja) | チップ実装モジュール | |
| JPS58125859A (ja) | 半導体装置 | |
| JPH0363813B2 (ja) |