JPH046479A - デューティ比測定回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ：産業上の利用分野］ 本発明はパルス信号のデューティ比測定回路に関する。

パルス信号は周期、パルス高、デユーティ比等のパラメ
ータを有するか、デユーティ比は信号の減衰によって影
響されることか少なく、情報を担わせるのに優れたパラ
メータである。

３従来の技術３ パルス信号のデユーティ比を測定する簡便な方法は、パ
ルス信号をオシロスコープに表示し、１周期の時間長に
対するハイレベルＨの時間長を読み取り、その比を算出
することてりろう。

この方法は簡便ではあるが、人手と時間とを要し、さら
に個人差によって測定値がばらつくという性質を有する
９回路的な処理によってデューティ比を測定するには、
パルス信号の立上がり、立下がりを検出し、基準クロッ
ク信号やカウンタ回路を用いて立上がり、立下がり間の
時間を測定し、１周期の時間長に対するハイレベルの時
間長を算出することであろう、このような回路によって
デユーティ比を測定すれば、測定時間は短く、測定者に
よる個人的バラツキもなくなる。

：発明か解決しようとする課題］ 以上説明した従来の技術によるデユーティ比の測定によ
れば、人手や時間が必要であったり、特別の回ｆＩ＠楕
成が必要である。

本発明の目的は、より簡単な構成で回路的にデユーティ
比を測定することのできるデユーティ比測定回路を提供
することである４ ；課題を解決するための手段］ 本発明のデューティ比測定回路は、デユーティ比を測定
すべきパルス信号の入力端子と、入力端子に接続され、
入力するパルス信号の積分信号を形成する積分回路と、
入力端子に接続され、入力するパルス信号の反転信号の
積分信号を形成する反転積分回路と、積分回路と反転積
分回路に接続され、両種分信号からデューティ比を表す
信号を形成するデユーティ比出力回路とを含む。

３作用二 パルス信号をそのまま積分すると、ハイレベルの時間長
に比例した積分信号を得ることができる。

このままではデユーティ比は測定できないが、パルス信
号の反転信号の積分を行うと、パルス信号のローレベル
の時間長に比例した積分信号を得ることができる。これ
ら２つの積分信号を用いれは、パルス信号のデューティ
比を表す信号を形成する二ンができる。

これら各機能を実行する回路は、通常用いられる簡単な
回路構成でよい、たとえば、インバータと２つの積分回
路と差動アンプで構成される。従って、全体としての回
路構成が簡単になる。

二実施例］ 第１図に、本発明の実施例によるパルス信号のデユーテ
ィ比測定回路を示す。

パルス信号入力端子１には、図中上部に示す、ローレベ
ルＬとハイレベルＨを有するパルス信号が入力する。パ
ルス信号入力端子１は、増幅器２を介して積分回路３に
接続される。積分回路３においては、 Ｈｄｔ の演算か行われ一稽分信号を出力する。入力端子１の信
号は、また反転増幅器５を介して積分回路６に入力する
４反転増幅器５の出力するパルス信号は、図中下部に示
すように、レベルＬをハイレベルとし、レベルＨをロー
レベルとする信号となる。この信号を積分回路６で積分
することによって 、’Ｌｄｔ か演算される。

オペアンプ８の作動入力端子に両種分信号を供給するこ
とにより、出力端子９にデユーティ比を表す信号か得ら
れる０図示の場合、ハイレベル信号か↑入力端子に、ロ
ーレベル信号が一入力端子に供給されている４両入力の
差に比例した出力が得られる。デューティ比か１：１の
場合は、差はＯなので出力端子９に得られる出力信号は
°Ｏ゛。

であり−ハイレベルＨの方がローレベルＬよりも長けれ
ば、差は正なので正の出力信号となり、ローレベルＬの
方かハイレベルＨよりも長ければ、差は負となるので負
の出力信号となる。

通常の定義によるデューティ比を得るために、テーブル
を用意して変換するか、変換回路を設けてもよい。

なお、入力信号が十分な強度を有する場合は、増幅器２
を省略し、反転増幅器５を単なるインバータにすること
もできる。

第２図に本発明の他の実７？Ｉ！例によるデユーティ比
測定回路を示す６ ＤＣブラシレスモータ１１は、永久磁石をロータに有し
、ステータにコイルを有し、ロータの回転角度を検出し
、ステータのコイルに制御した電流を流す、ロータの回
転はホール素子１２によって検出される。この回転検出
信号は、デユーティ比か正確でなければモータ特性に悪
影響を与える。

従って、デユーティ比を検査することか必要である。

第２図はこのような検査に用いるデユーティ比測定回路
である。

ホール素子１２から出力するパルス信号は、反転増幅器
１３を介して積分回路１４に供給される。

積分回路１４は、抵抗とキャパシタによって構成され、
出力点Ａに積分信号を発生する。また、ホル素子１２の
出力信号は、２つの反転増幅器１６．１７を介して他の
積分回路１８に印加される６積分回路１８の積分信号は
、出力点Ｂに形成される。なお、反転増幅器１３と２つ
の反転増幅器１６．１７との増幅率は等しいものとする
９、図中下部に示すように、ホール素子１２の出力パル
ス信号のローレベルの時間長がＴａであり、ハイレベル
の時間長かＴｂであり、パルス高がＶＣＣであるとする
。Ａ点の電圧は、１周期中のローレベルの時間長に比例
し、 ｖｃｃ−Ｔａ　／　（Ｔａ＋Ｔｂ　） に比例する。

また、Ｂ点の積分信号は、１周期中のハイレベルの時間
長Ｔｂに比例し、 ｖｃｃ−Ｔｂ／　（Ｔａ＋Ｔｂ　） に比例する。これらの積分信号は、入力抵抗を介してオ
ペアンプ１３の７入力端子と一入力端子に印加される。

オペアンプ１５の出力端子１６に形成される電圧は１ 、八　ｖ　　・　ＶｃＣＮＴａ　　　　Ｔｂ）／（Ｔａ
＋Ｔｂ））に比例する。ここでＡｖはオペアンプ】５の
アンプゲインである。

すなわち、デューティ比（Ｔａ　　Ｔｂ）／（ＴａＴｂ
）に比例した出力が得られる。

二のように、簡単な回路構成て、パルス信号のデユーテ
ィ比を自動的に測定することができる。

以上、実施例に沿って本発明を説明したが、本発明はこ
れらに制限されるものではない。たとえば、種々の変更
、改良、組み合わせ等か可能なことは、当業者に自明で
あろう。

こ発明の効果］ 以上説明したように、本発明によれば、簡単な回路構成
でパルス信号のデューティ比を自動的に正確に測定する
ことができる。

【図面の簡単な説明】

第１図は、本発明の実施例によるパルス信号のデューテ
ィ比測定回路の回路図、 第２図は、本発明の他の実施例によるパルス信号のデユ
ーティ比測定回路の回路図である。 し ＶＣＣ Ｔａ Ｔｂ パルス信号のハイレベル パルス信号のローレベル パルス高 ローし・ベルの時間長 ハイレベルの時間長 図において、 ３．６ つ １３、１６　１７ Ａ、　　Ｂ 入力端子 増幅器 積分回路 反転増幅器 オペアンプ 出力端子 ＤＣブラシレスモータ ホール素子 反転増幅器 積分回路 オペアンプ 出力端子 積分信号出力点 特許出願人　　日本電産株式会社

Claims (1)

【特許請求の範囲】
1. （１）、デューティ比を測定すべきパルス信号の入力端
   子と、 前記入力端子に接続され、入力するパルス信号の積分信
   号を形成する積分回路と、 前記入力端子に接続され、入力するパルス信号の反転信
   号の積分信号を形成する反転積分回路と、 前記積分回路と前記反転積分回路に接続され、両積分信
   号からデューティ比を表す信号を形成するデューティ比
   出力回路と を含むデューティ比測定回路。