JPH0465135A - 半導体装置およびその実装構造体 - Google Patents
半導体装置およびその実装構造体Info
- Publication number
- JPH0465135A JPH0465135A JP2177752A JP17775290A JPH0465135A JP H0465135 A JPH0465135 A JP H0465135A JP 2177752 A JP2177752 A JP 2177752A JP 17775290 A JP17775290 A JP 17775290A JP H0465135 A JPH0465135 A JP H0465135A
- Authority
- JP
- Japan
- Prior art keywords
- film carrier
- semiconductor device
- mounting
- substrate
- lead terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Combinations Of Printed Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、コンピー−ターなどの電子機器に使用される
フィルムキャリヤ方式の半導体装置およびその実装構造
体に関する。
フィルムキャリヤ方式の半導体装置およびその実装構造
体に関する。
従来の技術
近年、半導体素子はエレクトロニクス分野に広く使用さ
れており、その新しい実装技術の取り組みが盛んに行な
われている。その一つであるフィルムキャリヤ方式によ
る半導体装置やその実装構造体が一般的に用いられるよ
うになってきた。
れており、その新しい実装技術の取り組みが盛んに行な
われている。その一つであるフィルムキャリヤ方式によ
る半導体装置やその実装構造体が一般的に用いられるよ
うになってきた。
以下に図面を参照しながら従来のフィルムキャリヤ方式
による半導体装置とその実装構造体について説明する。
による半導体装置とその実装構造体について説明する。
第３図（−）は従来のフィルムキャリヤ方式による半導
体装置の構成を示す平面図であり、図に示すように半導
体チップ１ｏはフィルムキャリヤ１１の中央に設けられ
ているデバイスホール１２の位置にインナーリード１３
によって保持されている。
体装置の構成を示す平面図であり、図に示すように半導
体チップ１ｏはフィルムキャリヤ１１の中央に設けられ
ているデバイスホール１２の位置にインナーリード１３
によって保持されている。
フィルムキャリヤ１１にはその上面にインナーリード１
３およびフィルムキャリヤ１１の四辺の外周部に設けら
れているリード端子１４に接続する配線パターン１６が
形成されている。
３およびフィルムキャリヤ１１の四辺の外周部に設けら
れているリード端子１４に接続する配線パターン１６が
形成されている。
第３図（ｂ）は上記の半導体装置を基板に半田付けした
状態を示す断面図であり、半導体装置のリード端子１４
は基板１６の上面に形成されている配線導体１７に半田
１８を用いて半田付けされている。
状態を示す断面図であり、半導体装置のリード端子１４
は基板１６の上面に形成されている配線導体１７に半田
１８を用いて半田付けされている。
発明が解決しようとする課題
しかしながら上記従来の半導体装置とその実装構造体で
は、リード端子１４がフィルムキャリヤ１１の四辺より
引き出され、基板１６に対して平面的に半田付は実装さ
れているので、基板１６に占める半導体装置の実装面積
が大きく、実装密度を上げることができないという課題
があった。またリード端子１４がフィルムキャリヤ１１
の四辺に設けられているためリード端子１４を基板１６
に半田付けしたとき、基板１６の熱変形又歪等の物理的
応力によってリード端子１４が断線する恐れがあり、こ
れを防止するために基板１６として熱変形や歪等の小さ
い、したがって高価な材料を使用しなければならず、コ
スト高を招く要因となっていた。さらにフィルムキャリ
ヤ１１の四辺にある多数のリード端子１４を同時に半田
付けするためには基板１６の平坦度を著しく良くする必
要があり、同様に基板１６のコスト高を招いたり、半田
付は設備に特殊な平坦度矯正装置を付加する必要があり
、したがって設備が高額になるなどの課題を有していた
。
は、リード端子１４がフィルムキャリヤ１１の四辺より
引き出され、基板１６に対して平面的に半田付は実装さ
れているので、基板１６に占める半導体装置の実装面積
が大きく、実装密度を上げることができないという課題
があった。またリード端子１４がフィルムキャリヤ１１
の四辺に設けられているためリード端子１４を基板１６
に半田付けしたとき、基板１６の熱変形又歪等の物理的
応力によってリード端子１４が断線する恐れがあり、こ
れを防止するために基板１６として熱変形や歪等の小さ
い、したがって高価な材料を使用しなければならず、コ
スト高を招く要因となっていた。さらにフィルムキャリ
ヤ１１の四辺にある多数のリード端子１４を同時に半田
付けするためには基板１６の平坦度を著しく良くする必
要があり、同様に基板１６のコスト高を招いたり、半田
付は設備に特殊な平坦度矯正装置を付加する必要があり
、したがって設備が高額になるなどの課題を有していた
。
本発明は上記従来の課題を解決するものであり、簡単な
構成で半導体チップの高密度実装化が実現できるととも
に、安価な基板を使用することができ、また半田付設備
にも特殊′な平坦度矯正装置を必要としない半導体装置
およびその実装構造体を提供することを目的とするもの
である。
構成で半導体チップの高密度実装化が実現できるととも
に、安価な基板を使用することができ、また半田付設備
にも特殊′な平坦度矯正装置を必要としない半導体装置
およびその実装構造体を提供することを目的とするもの
である。
課題を解決するための手段
本発明は上記目的を達成するために、フィルムキャリヤ
のデバイスホールに設けられたインナーリードに半導体
チップを接続し、そのインナーリドに導通するフィルム
キャリヤ上の配線パタンをそのフィルムキャリヤの一辺
に設けられたリード端子に接続して半導体装置を構成す
るものであり、さらにその半導体装置を複数個順次平行
に、かつ任意の角度で基板上に並べて実装したものであ
る。
のデバイスホールに設けられたインナーリードに半導体
チップを接続し、そのインナーリドに導通するフィルム
キャリヤ上の配線パタンをそのフィルムキャリヤの一辺
に設けられたリード端子に接続して半導体装置を構成す
るものであり、さらにその半導体装置を複数個順次平行
に、かつ任意の角度で基板上に並べて実装したものであ
る。
作 用
したがって本発明によれば、フィルムキャリヤ方式によ
る半導体装置のリード端子をフィルムキャリヤの一辺、
かつ一方向より引き出すことにより、半導体装置は基板
へ半田付けされるときその一辺のみが基板と接続される
ことになり、基板の熱変形、歪等による物理的応力に対
して非常に有利となり、リード端子の断線等の不良が発
生することがない。また半田付けするリード端子は、フ
ィルムキャリヤの一辺に形成されているため基板の平坦
度を著しく良くする必要がなく実装が容易である。さら
に実装面積においてもリード端子を任意のフォーミング
角度で折り曲げて半導体装置を任意の角度で基板に実装
することにより実装面積を調整でき、最小、半導体装置
の厚み程度にまで収めることが可能となり、著しく実装
密度を上げることができる。
る半導体装置のリード端子をフィルムキャリヤの一辺、
かつ一方向より引き出すことにより、半導体装置は基板
へ半田付けされるときその一辺のみが基板と接続される
ことになり、基板の熱変形、歪等による物理的応力に対
して非常に有利となり、リード端子の断線等の不良が発
生することがない。また半田付けするリード端子は、フ
ィルムキャリヤの一辺に形成されているため基板の平坦
度を著しく良くする必要がなく実装が容易である。さら
に実装面積においてもリード端子を任意のフォーミング
角度で折り曲げて半導体装置を任意の角度で基板に実装
することにより実装面積を調整でき、最小、半導体装置
の厚み程度にまで収めることが可能となり、著しく実装
密度を上げることができる。
実施例
以下本発明の一実施例について、図面を参照しながら説
明する。
明する。
第１図は本発明の一実施例における半導体装置の平面図
であり、第２図（ａ） ｌ （ｂ）はその半導体装置の
実装構造体の構成を示す側面図である。
であり、第２図（ａ） ｌ （ｂ）はその半導体装置の
実装構造体の構成を示す側面図である。
第１図に示すように、デバイスホール１の位置に半導体
チップ２を置き、インナーリード３と半導体チップ２を
接合し、インナーリード３に導通するフィルムキャリヤ
４上の配線パターン６をフィルムキャリヤ４の一辺に設
けられたリード端子６に接続して半導体装置が完成され
る。
チップ２を置き、インナーリード３と半導体チップ２を
接合し、インナーリード３に導通するフィルムキャリヤ
４上の配線パターン６をフィルムキャリヤ４の一辺に設
けられたリード端子６に接続して半導体装置が完成され
る。
つぎに第２図体） ｔ （ｂ）に示すように複数個の半
導体装置を基板７上の配線導体８にリード端子６を接続
することによって半導体装置の実装構造体が得られる。
導体装置を基板７上の配線導体８にリード端子６を接続
することによって半導体装置の実装構造体が得られる。
以上のように構成された半導体装置とその実装構造体に
ついて、以下その動作を説明する。
ついて、以下その動作を説明する。
第２図（＆）に示すように、半導体装置のリード端子６
を約９０度の角度で折り曲げて成形した後、複数個の半
導体装置の間隔がその半導体装置のす−ド端子６の引き
出し方向の全長さより短かい間隔で順次平行に、かつ基
板７に対して垂直に並べて配線導体８に、リード端子６
を半田付けして実装したものである。
を約９０度の角度で折り曲げて成形した後、複数個の半
導体装置の間隔がその半導体装置のす−ド端子６の引き
出し方向の全長さより短かい間隔で順次平行に、かつ基
板７に対して垂直に並べて配線導体８に、リード端子６
を半田付けして実装したものである。
一方、第２図（ｂ）はリード端子６の折り曲げ角度を初
めから小さくし、基板７に対して所定の角度で半田付け
して順次実装したものである。
めから小さくし、基板７に対して所定の角度で半田付け
して順次実装したものである。
このように本実施例によれば、フィルムキャリヤ４のデ
バイスホール１にインナーリード３によって半導体チッ
プ２が保持された構造を有する半導体装置のリード端子
６がフィルムキャリヤ４の一辺からシングルライン状に
引き出され、そのリード端子６を任意の角度で折り曲げ
た後、順次平行に並べて実装することによって基板７の
熱変形や歪等による物理的応力に対する強度が増加し、
リード端子６が断線するなどの障害が発生することはな
い。さらに実装個所がフィルムキャリヤ４の一辺である
ため基板７の平坦度が低くてもその影響を受けにくく、
かつ実装面積は最低半導体装置の厚み程度に収めること
ができるので高密度実装が容易となる。
バイスホール１にインナーリード３によって半導体チッ
プ２が保持された構造を有する半導体装置のリード端子
６がフィルムキャリヤ４の一辺からシングルライン状に
引き出され、そのリード端子６を任意の角度で折り曲げ
た後、順次平行に並べて実装することによって基板７の
熱変形や歪等による物理的応力に対する強度が増加し、
リード端子６が断線するなどの障害が発生することはな
い。さらに実装個所がフィルムキャリヤ４の一辺である
ため基板７の平坦度が低くてもその影響を受けにくく、
かつ実装面積は最低半導体装置の厚み程度に収めること
ができるので高密度実装が容易となる。
なお、第２図（ａ）では、リード端子６の折り曲げ角度
を約９０度としたが、基板７へ実装した後、一方向に倒
し、第２図（ｂ）の構造とすることも可能である。
を約９０度としたが、基板７へ実装した後、一方向に倒
し、第２図（ｂ）の構造とすることも可能である。
発明の効果
上記実施例より明らかなように本発明は、フィルムキャ
リヤの一辺にリード端子を設け、そのリード端子を任意
の角度に折り曲げて半導体装置を構成し、その半導体装
置を順次平行に並べて基板に対して任意の角度で実装す
ることにより、基板の熱変形・歪等による物理的な応力
に対して非常に強度が向上し、リード端子の断線を生じ
ない高い信頼性を得ることができるとともに、基板材料
として安価な材料を使用することができるという利点が
得られる。また基板平面に対して、立体的な実装を行う
ことができるので実装密度を著しく高めることができる
。さらに基板との実装個所が半導体装置の一辺のみであ
るので接続信頼性や作業性を飛躍的に向上させることが
できるという効果が得られる。
リヤの一辺にリード端子を設け、そのリード端子を任意
の角度に折り曲げて半導体装置を構成し、その半導体装
置を順次平行に並べて基板に対して任意の角度で実装す
ることにより、基板の熱変形・歪等による物理的な応力
に対して非常に強度が向上し、リード端子の断線を生じ
ない高い信頼性を得ることができるとともに、基板材料
として安価な材料を使用することができるという利点が
得られる。また基板平面に対して、立体的な実装を行う
ことができるので実装密度を著しく高めることができる
。さらに基板との実装個所が半導体装置の一辺のみであ
るので接続信頼性や作業性を飛躍的に向上させることが
できるという効果が得られる。
第１図は本発明の一実施例における半導体装置の平面図
、第２図体）（ｂ）は本発明の一実施例における半導体
装置の実装構造体の側面図、第３図体）は従来の半導体
装置の平面図、第３図（ｂ）は従来の半導体装置の実装
構造体の構造を示す要部断面図である。 １・・・・・・デバイスホール、２・・・・・・半導体
チップ、３・・・・・・インナーリード、４・・・・・
・フィルムキャリヤ、６・・・・・・配線パターン、６
・・・・・・リード端子。 代理人の氏名 弁理士 粟 野 重 孝 はが１基筒
２ 図 テ゛ノ（イスホール ２−−マー１イ１；づ−ブブ ５−−一嘗ｌ禽艷ハ′ダーツ σ６．−自ルト嬶；；１□−
、第２図体）（ｂ）は本発明の一実施例における半導体
装置の実装構造体の側面図、第３図体）は従来の半導体
装置の平面図、第３図（ｂ）は従来の半導体装置の実装
構造体の構造を示す要部断面図である。 １・・・・・・デバイスホール、２・・・・・・半導体
チップ、３・・・・・・インナーリード、４・・・・・
・フィルムキャリヤ、６・・・・・・配線パターン、６
・・・・・・リード端子。 代理人の氏名 弁理士 粟 野 重 孝 はが１基筒
２ 図 テ゛ノ（イスホール ２−−マー１イ１；づ−ブブ ５−−一嘗ｌ禽艷ハ′ダーツ σ６．−自ルト嬶；；１□−
Claims (3)
- （１）中央部にデバイスホールを有するフィルムキャリ
ヤの前記デバイスホールに設けられたインナーリードに
半導体チップを接続し、前記インナーリードに導通する
前記フィルムキャリヤ上の配線パターンを前記フィルム
キャリヤの一辺に設けられたリード端子に接続してなる
半導体装置。 - （２）請求項１記載の半導体装置のリード端子を任意の
角度に折り曲げ、その半導体装置を複数個順次平行に、
かつ任意の角度で基板上に並べて実装してなる半導体装
置の実装構造体。 - （３）複数個の半導体装置の実装間隔が前記半導体装置
のリード端子引出し方向の全長より短かい距離である請
求項２記載の半導体装置の実装構造体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2177752A JPH0465135A (ja) | 1990-07-05 | 1990-07-05 | 半導体装置およびその実装構造体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2177752A JPH0465135A (ja) | 1990-07-05 | 1990-07-05 | 半導体装置およびその実装構造体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0465135A true JPH0465135A (ja) | 1992-03-02 |
Family
ID=16036508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2177752A Pending JPH0465135A (ja) | 1990-07-05 | 1990-07-05 | 半導体装置およびその実装構造体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0465135A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6163070A (en) * | 1997-06-02 | 2000-12-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor package utilizing a flexible wiring substrate |
| US6169325B1 (en) | 1997-12-17 | 2001-01-02 | Hitachi, Ltd. | Semiconductor device |
-
1990
- 1990-07-05 JP JP2177752A patent/JPH0465135A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6163070A (en) * | 1997-06-02 | 2000-12-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor package utilizing a flexible wiring substrate |
| US6169325B1 (en) | 1997-12-17 | 2001-01-02 | Hitachi, Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3016910B2 (ja) | 半導体モジュール構造 | |
| JPH04233244A (ja) | 集積回路アセンブリ | |
| JPH0465135A (ja) | 半導体装置およびその実装構造体 | |
| TWI273718B (en) | Lead frame base package structure with high-density of foot prints arrangement | |
| JPH05109922A (ja) | 半導体装置 | |
| JP2002231761A (ja) | 電子部品実装体および電子部品 | |
| US12532760B2 (en) | Chip package unit, method of manufacturing the same, and package structure formed by stacking the same | |
| JPH02229461A (ja) | 半導体装置 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPH0661404A (ja) | 半導体装置 | |
| JPH05326814A (ja) | 電子回路素子搭載用リードフレーム | |
| JPH0223031B2 (ja) | ||
| JPS62179794A (ja) | 電気回路配線板 | |
| JPH0593010U (ja) | 電磁コイル | |
| JPS615537A (ja) | 半導体装置 | |
| JPH0714980A (ja) | 半導体パッケージの積層モジュール | |
| US20010052638A1 (en) | Method and apparatus for coupling a semiconductor die to die terminals | |
| JPH06350025A (ja) | 半導体装置 | |
| JPH01226192A (ja) | 混成集積回路装置 | |
| JPH0582667A (ja) | リード付き配線基板 | |
| JP2001223043A (ja) | 基板接続用コネクタ | |
| JP2626809B2 (ja) | 電子部品搭載用基板のリードフレーム | |
| JPH07169876A (ja) | 半導体装置及び半導体装置用実装キャリア | |
| JP2000216329A (ja) | 球状半導体およびそれを用いた半導体装置 | |
| JPH02205387A (ja) | 回路配線基板装置 |