JPH0465143A - Wafer test method - Google Patents
Wafer test methodInfo
- Publication number
- JPH0465143A JPH0465143A JP18011490A JP18011490A JPH0465143A JP H0465143 A JPH0465143 A JP H0465143A JP 18011490 A JP18011490 A JP 18011490A JP 18011490 A JP18011490 A JP 18011490A JP H0465143 A JPH0465143 A JP H0465143A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- measurement
- circle
- measured
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体ウェハに形成された半導体素子につ
いて、複数の測定項目の電気的特性を測定するウェハテ
スト方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a wafer test method for measuring electrical characteristics of a plurality of measurement items for semiconductor elements formed on a semiconductor wafer.
従来、ウェハテストを行う場合、第4図に示すように半
導体ウェハ1に形成された複数個の半導体素子2に測定
用探針を接触し、各半導体素子2ごとに複数の測定項目
の電気的特性を測定し、各半導体素子2それぞれの各測
定項目の測定値か規格を満たしているか否かを判定し、
測定値が規格を満たしていない場合には、規格を満たし
ていない半導体素子2に、不良であることを示すインク
マーク3を付ける。Conventionally, when performing a wafer test, a measurement probe is brought into contact with a plurality of semiconductor elements 2 formed on a semiconductor wafer 1 as shown in FIG. Measure the characteristics and determine whether the measured value of each measurement item of each semiconductor element 2 satisfies the standard,
If the measured value does not meet the standard, an ink mark 3 indicating that it is defective is placed on the semiconductor element 2 that does not meet the standard.
ここで、第4図において、Pはウェハ1の中心点、Lは
ウェハ1の中心線を示す。Here, in FIG. 4, P indicates the center point of the wafer 1, and L indicates the center line of the wafer 1.
そして、第5図は、第4図に示すウェハ1の中心線りに
沿った半導体素子2のある測定項目の測定値をプロット
したものであり、横軸はウェハ1の中心点Pを基準とし
たときの距離を、縦軸は電圧値をそれぞれ表わしており
、THU及びT Hl。FIG. 5 is a plot of measured values of a certain measurement item of the semiconductor element 2 along the center line of the wafer 1 shown in FIG. The vertical axis represents the voltage value, THU and T Hl.
は電圧値の上限規格値及び下限規格値を示している。indicate the upper limit and lower limit of the voltage value.
ところで、従来のウェハテスト方法の具体的手順につい
て第4図を参照して説明すると、ウェハ1の端部の半導
体素子2から順に、各半導体素子2ごとに複数の測定項
目の電気的特性を1番目の項目から測定し、各測定項目
ごとに測定値が所定の規格値を満足しているか否を判定
し、満足していなければ不良品として当該半導体素子2
にインクマーク3を付け、規格値を満足していれば当該
半導体素子2を良品と判定し、インクマーク3は付けな
い。By the way, the specific procedure of the conventional wafer test method will be explained with reference to FIG. Measurement is performed starting from item 2, and it is determined whether the measured value satisfies a predetermined standard value for each measurement item.If it does not satisfy the specified standard value, the semiconductor element 2 is judged to be defective.
An ink mark 3 is attached to the semiconductor element 2, and if the standard value is satisfied, the semiconductor element 2 is determined to be a good product, and an ink mark 3 is not attached.
そして、ある半導体素子2について各測定項目の電気的
特性の測定中に、ある測定項目において不良を検出しな
ければ次の測定項目に移行し、不良を検出すればそれ以
降の測定項目に移行せずに測定を中止するいわゆる「フ
ェイル・ストップ・モード」による測定が一般的であり
、従って良品の半導体素子2については全測定項目の測
定が行われることになる。While measuring the electrical characteristics of each measurement item for a certain semiconductor element 2, if no defect is detected in a certain measurement item, the process moves to the next measurement item, and if a defect is detected, the process moves to the subsequent measurement items. It is common to perform measurements in a so-called "fail-stop mode" in which measurements are stopped without a trace, and therefore all measurement items are measured for a non-defective semiconductor element 2.
ところで、一般の半導体ウェハでは、半導体ウェハの端
部において不良素子が多く発生し、中央部では統計的に
ほとんど不良素子か発生することはなく、第5図に示す
ように、各電気的特性もウェハ端部では下限規格値を下
回るか、或いは上限規格値を上回る値になるが、中央部
では上限規格値と下限規格値のほぼ中間付近に安定して
分布している場合が多い。By the way, in general semiconductor wafers, many defective elements occur at the edges of the semiconductor wafer, and statistically there are almost no defective elements at the center, and as shown in Figure 5, the various electrical characteristics also vary. At the edge of the wafer, the value is below the lower limit specification value or above the upper limit specification value, but in the center, it is often stably distributed around the middle between the upper limit specification value and the lower limit specification value.
従来のウェハテスト方法では、ウニ/\1に形成された
全半導体素子2についてフェイル・ストップ・モードに
よる測定が行われ、前述のように不良素子がまず発生す
ることのないウェハ1の中央部の半導体素子2について
は全測定項目の測定か必ず行われるため、1枚の半導体
ウエノ1全体の測定時間を短縮するには限界があり、ス
ループ・ソトの向上を図ることがてきないという問題点
があった。In the conventional wafer testing method, all the semiconductor devices 2 formed on the wafer 1 are measured in fail-stop mode, and as mentioned above, the measurement is performed in the center of the wafer 1 where no defective devices occur. Since all measurement items are necessarily measured for the semiconductor element 2, there is a limit to shortening the measurement time for the entire semiconductor wafer 1, and there is a problem that it is impossible to improve the sloop/soto. there were.
この発明は、上記のような問題点を解消するためになさ
れたもので、1枚の半導体ウェハ全体の測定時間を大幅
に短縮し、スルーブツトの向上を図れるようにすること
を目的とする。The present invention was made to solve the above-mentioned problems, and an object of the present invention is to significantly shorten the measurement time for one entire semiconductor wafer and improve throughput.
この発明のウェハテスト方法は、半導体ウェハに形成さ
れた複数個の半導体素子に測定用探針を接触し、前記各
半導体素子ごとに複数の測定項目の電気的特性を順次に
測定し、前記各半導体素子それぞれの前記各測定項目の
測定値が規格を満たしているか否かを調べるウェハテス
ト方法において、前記半導体ウェハ上に所定の基準点を
定め、測定対象となる前記半導体素子の前記基準点に対
する位置によって電気的特性の測定項目を変えることを
特徴としている。In the wafer test method of the present invention, a measuring probe is brought into contact with a plurality of semiconductor elements formed on a semiconductor wafer, and electrical characteristics of a plurality of measurement items are sequentially measured for each of the semiconductor elements, and each of the above-mentioned In a wafer test method for checking whether the measured values of each of the measurement items of each semiconductor element satisfy the standards, a predetermined reference point is established on the semiconductor wafer, and It is characterized by changing the measurement items of electrical characteristics depending on the position.
この発明においては、半導体ウェハ上の所定の基準点に
対する測定対象となる半導体素子の位置によって、電気
的特性の測定項目を変えるため、所定の半導体素子につ
いて主要な測定項目以外の測定項目の省略が可能になり
、歩留り等にほとんど影響を与えることなく、1枚の半
導体ウェハ全体の測定時間の短縮か図れ、スループット
が大幅に向上する。In this invention, measurement items of electrical characteristics are changed depending on the position of the semiconductor element to be measured with respect to a predetermined reference point on the semiconductor wafer, so measurement items other than the main measurement items for a predetermined semiconductor element can be omitted. This makes it possible to shorten the measurement time for an entire semiconductor wafer with almost no effect on yield, etc., and significantly improves throughput.
第1図はこの発明のウェハテスト方法の一実施例の平面
図である。FIG. 1 is a plan view of an embodiment of the wafer testing method of the present invention.
第1図に示すように、半導体ウエノ\1の中心点Pを基
準点とし、間中の破線に示すような基準点Pから半径R
の円Cの内側(円C上も含む)の半導体素子2と外側の
半導体素子2とで電気的特性の測定項目を変える。As shown in Fig. 1, the center point P of the semiconductor ueno\1 is taken as a reference point, and the radius R from the reference point P as shown by the broken line
The electrical characteristic measurement items are changed between the semiconductor elements 2 inside the circle C (including on the circle C) and the semiconductor elements 2 outside the circle C.
このとき、半径Rは、統計的に得られる最適な値に設定
される。At this time, the radius R is set to an optimal value that can be obtained statistically.
例えば全測定項目をNQ、1〜N030の30項目とし
、統計上、NO,16〜No、 30の測定項目に対し
て、円Cの内側の半導体素子2が規格値を満足すること
が明らかである場合において、具体的なテスト手順を第
2図のフローチャートを参照して説明する。For example, if the total measurement items are 30 items from NQ, 1 to No. 030, it is statistically clear that the semiconductor element 2 inside circle C satisfies the standard value for the measurement items from NO, 16 to No. 30. In a certain case, a specific test procedure will be explained with reference to the flowchart of FIG.
いま、従来と同様にウェハ1の端部の半導体素子2から
テストを行うが、ある半導体素子2のテストがスタート
すると、センサの検知データから、測定する半導体素子
2が円Cの内側にあるかどうかの判定がなされ(ステッ
プSl)円Cの外側にあると判定されれば、全測定項目
N011〜No、 30の測定が実行され(ステップS
2)、円Cの内側ニあると判定されれば、No、16〜
Nα30の測定項目よりも不良の発生する確率の高いN
o、 1〜Nα15の測定項目の測定が実行される(ス
テップS3)。Now, as in the past, testing is performed from the semiconductor element 2 at the edge of the wafer 1, but when the test of a certain semiconductor element 2 starts, it is determined from the detection data of the sensor whether the semiconductor element 2 to be measured is inside circle C or not. If it is determined that it is outside the circle C (step S1), measurements of all measurement items No. 30 are executed (step S1).
2), if it is determined that there is an inner side of circle C, No, 16~
N with a higher probability of defective occurrence than the measurement item of Nα30
Measurement of measurement items of o, 1 to Nα15 is performed (step S3).
その後、良品、不良品の測定がなされるが(ステップS
4)、前述の各測定項目の測定値が規格値を満足してい
れば良品と判定されて次の半導体素子2のテストに移行
し、いずれかの測定項目の測定値が規格値を満足してい
ないと判定された時点で、当該半導体素子2が不良品と
判断されてインクマークが捺印され(ステップS5)、
以後の測定項目の測定は中止されて次の半導体素子2の
テストに移行する。After that, the measurement of non-defective products and defective products is carried out (step S
4) If the measured value of each of the above-mentioned measurement items satisfies the standard value, it is determined to be a good product and the test moves on to the next semiconductor element 2, and if the measured value of any of the measurement items satisfies the standard value When it is determined that the semiconductor element 2 is not defective, the semiconductor element 2 is determined to be defective and an ink mark is affixed (step S5).
The measurement of the subsequent measurement items is stopped and the next test of the semiconductor element 2 is started.
従って、円Cの内側の半導体素子2については、従来の
ように全測定項目の測定は行われず、半分に相当するN
o、 1〜No、 15の測定項目の測定だけか行われ
るため、歩留り等にほとんど影響を与えず、1枚の半導
体ウェハ1の全体の測定に要する時間を短縮することが
でき、スルーブツトの向上ヲ図ることが可能となる。Therefore, for the semiconductor element 2 inside the circle C, all measurement items are not measured as in the past, but N
Since only the measurement items No. 1 to No. 15 are measured, it has almost no effect on the yield, etc., and the time required to measure the whole of one semiconductor wafer 1 can be shortened, improving throughput. It becomes possible to plan.
第3図はこの発明の他の実施例のフローチャートであり
、以下に第1図及び第3図を参照してテスト手順につい
て説明する。FIG. 3 is a flow chart of another embodiment of the present invention, and the test procedure will be explained below with reference to FIGS. 1 and 3.
いま、ある半導体素子2のテストがスタートすると、セ
ンサの検出データから、測定する半導体素子2が半導体
ウニハコの中心点Pから半径Rの円Cの内側(円C上も
含む)にあるかどうかの判定がなされ(ステップT1)
、円Cの外側にあると判定されれば、全測定項目胤1〜
Nf130の測定が実行され(ステップT2)、円Cの
内側にあると判定されれば、それまでに円Cの内側の半
導体素子2を20個以上測定したか否かの判定かなされ
る(ステップT3)。Now, when a test of a semiconductor device 2 starts, it is determined from the detection data of the sensor whether the semiconductor device 2 to be measured is inside (including on the circle C) a circle C with a radius R from the center point P of the semiconductor seam. A determination is made (step T1)
, if it is determined that it is outside circle C, all measurement items 1~
The measurement of Nf130 is executed (step T2), and if it is determined that it is inside the circle C, it is determined whether 20 or more semiconductor elements 2 inside the circle C have been measured so far (step T2). T3).
そして、測定した円Cの内側の半導体素子2の個数が2
0個に達していなければ、円Cの内側の半導体素子2て
あってもN091〜N030の全測定項目の測定が実行
され(ステップT2)、20個に達していると判定され
ると、すてに測定した円Cの内側の20個の半導体素子
2に対する測定項目No、 16〜No、 30の測定
結果から、不良率かセロか否かの判定がなされ(ステッ
プT4)、不良率がゼロでなければ、即ち不良が発生し
ていれば、円Cの内側の半導体素子2であってもN01
1〜No、30の全測定項目の測定が実行される(ステ
ップT2)。Then, the number of semiconductor elements 2 inside the measured circle C is 2.
If the number has not reached 0, measurements of all measurement items N091 to N030 are performed even if there are semiconductor elements 2 inside circle C (step T2), and when it is determined that the number has reached 20, all measurement items are measured. Based on the measurement results of measurement items No. 16 to No. 30 for the 20 semiconductor elements 2 inside the circle C measured at If not, that is, if a defect occurs, even if the semiconductor element 2 is inside circle C, it will be N01.
Measurement of all measurement items No. 1 to No. 30 is performed (step T2).
一方、不良率がゼロであれば、測定項目磁16〜Nα3
0に対する円Cの内側の全半導体素子2の不良率はゼロ
であると判断され、円Cの内側の21個目の以降の半導
体素子2については、測定項目Nα16〜No、30の
測定を行わずに、測定項目No。On the other hand, if the defective rate is zero, the measurement items Magnetism 16 to Nα3
It is determined that the defect rate of all the semiconductor elements 2 inside the circle C with respect to 0 is zero, and for the 21st and subsequent semiconductor elements 2 inside the circle C, measurement items Nα16 to No. 30 are measured. Measurement item no.
1〜No、15の測定のみが実行される(ステップT5
)。Only measurements 1 to No. 15 are performed (step T5
).
その後、良品、不良品の判定かなされるが(ステップT
6)、前述の測定項目の測定値が規格値を満足していれ
ば良品と判定されて次の半導体素子2のテストに移行し
、いずれかの測定項目の測定値が規格値を満足していな
いと判定された時点て、当該半導体素子2が不良品と判
断されてインクマークが捺印され(ステップT7)、以
後の測定は中止されて次の半導体素子2のテストに移行
する。After that, a judgment is made as to whether the product is good or defective (step T
6) If the measured value of the above-mentioned measurement item satisfies the standard value, it is determined to be a good product and the test moves on to the next semiconductor element 2, and if the measured value of any of the measurement items satisfies the standard value. When it is determined that the semiconductor element 2 is not present, the semiconductor element 2 is determined to be defective and an ink mark is affixed (step T7), and subsequent measurements are stopped and the next test of the semiconductor element 2 is started.
ところで、この場合も従来と同様に半導体ウェハ1の端
部の半導体素子2から順次に測定される。Incidentally, in this case as well, measurements are performed sequentially starting from the semiconductor element 2 at the end of the semiconductor wafer 1, as in the conventional case.
従って、このようなテスト方法により、円Cの内側の2
1個目以降の半導体素子2に対しては、測定項目陽、1
6〜No、 30の測定は行われずに測定項目No、
1〜Nα15の測定のみが行われるため、歩留り等に影
響を与えることがなく、従来に比べて1枚の半導体ウェ
ハ1の全体の測定に要する時間を短縮することができ、
スルーブツトの向上を図ることが可能となる。Therefore, by such a test method, the inner 2
For the first and subsequent semiconductor elements 2, the measurement item positive, 1
Measurement item No. 6 to No. 30 was not measured.
Since only measurements of 1 to Nα15 are performed, there is no effect on yield etc., and the time required to measure the entirety of one semiconductor wafer 1 can be shortened compared to the conventional method.
It becomes possible to improve throughput.
なお、上記実施例では、測定項目を省略する場合につい
て説明したか、簡易な内容の項目に変更するようにして
もよい。In addition, in the above embodiment, the case where the measurement items are omitted has been described, or the items may be changed to items with simpler contents.
また、上記実施例では、半導体ウェハ1の中心点を中心
とする円の内、外の半導体素子2て測定項目を変えるよ
うにしたか、これに限るものではなく、半導体ウェハ1
上の基準点に対する位置関係によって測定項目を変える
ようにすればよい。Furthermore, in the above embodiment, the measurement items are changed depending on whether the semiconductor elements 2 are located inside or outside the circle centered on the center point of the semiconductor wafer 1.
The measurement items may be changed depending on the positional relationship with respect to the reference point above.
さらに、測定項目の変更も、前述したように全項目とそ
の半分の項目とに限らず、他の統計的手法を応用して適
宜変更する測定項目を選択してもよいのは勿論である。Furthermore, changing the measurement items is not limited to all items and half of the items as described above, and it goes without saying that other statistical methods may be applied to select measurement items to be changed as appropriate.
また、上記的の実施例において、円Cの内側の20個の
半導体素子2について測定項目No、 16 =No、
30に対する不良率を判定したが、特に20個に限ら
れるものでないのは言うまでもない。In addition, in the above example, the measurement item No. 16 = No, for the 20 semiconductor elements 2 inside the circle C.
Although the defective rate was determined for 30 pieces, it goes without saying that it is not limited to 20 pieces in particular.
以上のように、この発明のウェハテスト方法によれば、
半導体ウェハ上の所定の基準点に対する測定対象となる
半導体素子の位置によって、電気的特性の測定項目を変
えることにより、所定の半導体素子について主要な測定
項目以外の測定項目の省略か可能になるため、歩留り等
にほとんど影響を与えることかなく、1枚の半導体ウェ
ハ全体の測定時間を短縮することができ、スループット
を従来よりも大幅に向上することかできる。As described above, according to the wafer test method of the present invention,
By changing the electrical characteristic measurement items depending on the position of the semiconductor element to be measured with respect to a predetermined reference point on the semiconductor wafer, it is possible to omit measurement items other than the main measurement items for a given semiconductor element. , it is possible to shorten the measurement time for an entire semiconductor wafer with almost no effect on yield, etc., and the throughput can be significantly improved compared to the conventional method.
第1図はこの発明のウェハテスト方法の一実施例の平面
図、第2図は第1図の動作説明用フロチャート、第3図
はこの発明の他の実施例の動作説明用フローチャート、
第4図は従来のウェハテスト方法に供される半導体ウェ
ハの平面図、第5図は第4図の半導体ウェハにおける測
定データの分布図である。
図において、]は半導体ウェハ、2は半導体素子、Pは
基準点である。
なお、各図中同一符号は同一または相当部分を示す。FIG. 1 is a plan view of an embodiment of the wafer testing method of the present invention, FIG. 2 is a flowchart for explaining the operation of FIG. 1, and FIG. 3 is a flowchart for explaining the operation of another embodiment of the invention.
FIG. 4 is a plan view of a semiconductor wafer subjected to a conventional wafer testing method, and FIG. 5 is a distribution diagram of measurement data on the semiconductor wafer of FIG. 4. In the figure, ] is a semiconductor wafer, 2 is a semiconductor element, and P is a reference point. Note that the same reference numerals in each figure indicate the same or corresponding parts.
Claims (1)
に測定用探針を接触し、前記各半導体素子ごとに複数の
測定項目の電気的特性を順次に測定し、前記各半導体素
子それぞれの前記各測定項目の測定値が規格を満たして
いるか否かを調べるウェハテスト方法において、 前記半導体ウェハ上に所定の基準点を定め、測定対象と
なる前記半導体素子の前記基準点に対する位置によって
電気的特性の測定項目を変えることを特徴とするウェハ
テスト方法。(1) A measurement probe is brought into contact with a plurality of semiconductor elements formed on a semiconductor wafer, and the electrical characteristics of a plurality of measurement items are sequentially measured for each of the semiconductor elements, and the electrical characteristics of each of the semiconductor elements are measured. In a wafer test method for checking whether the measured value of each measurement item satisfies the standard, a predetermined reference point is established on the semiconductor wafer, and the electrical characteristics are determined according to the position of the semiconductor element to be measured with respect to the reference point. A wafer test method characterized by changing measurement items.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18011490A JPH0465143A (en) | 1990-07-05 | 1990-07-05 | Wafer test method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18011490A JPH0465143A (en) | 1990-07-05 | 1990-07-05 | Wafer test method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0465143A true JPH0465143A (en) | 1992-03-02 |
Family
ID=16077665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18011490A Pending JPH0465143A (en) | 1990-07-05 | 1990-07-05 | Wafer test method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0465143A (en) |
-
1990
- 1990-07-05 JP JP18011490A patent/JPH0465143A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4985676A (en) | Method and apparatus of performing probing test for electrically and sequentially testing semiconductor device patterns | |
| US20020121915A1 (en) | Automated pattern clustering detection for wafer probe maps | |
| CN113075527A (en) | Integrated circuit chip testing method, system and medium based on Shmoo test | |
| US7557598B2 (en) | Method of inspecting quiescent power supply current in semiconductor integrated circuit and device for executing the method | |
| US5654632A (en) | Method for inspecting semiconductor devices on a wafer | |
| US20070176621A1 (en) | Semiconductor wafer testing apparatus and method of testing semiconductor wafer | |
| US20030158679A1 (en) | Anomaly detection system | |
| JPH0540147A (en) | Testing method of semiconductor memory device | |
| US6992499B2 (en) | Test method and test apparatus for semiconductor device | |
| US6681361B1 (en) | Semiconductor device inspection apparatus and semiconductor device inspection method | |
| JP2000243794A (en) | Analysis method of semiconductor wafer | |
| JPH0465143A (en) | Wafer test method | |
| JPH11219997A (en) | Electronic device inspection system and electronic device manufacturing method | |
| JPS61171147A (en) | Coordinate inspection of wafer map | |
| JP3784479B2 (en) | Circuit board inspection method | |
| JPH0370903B2 (en) | ||
| US20060132156A1 (en) | Device and method for testing electronic components | |
| JPH0352247A (en) | Semiconductor testing apparatus | |
| JP2519064B2 (en) | Parametric inspection method for semiconductor devices | |
| CN112687559B (en) | Wafer detection method | |
| JPH09325171A (en) | Defect detection method and device | |
| JPH0794559A (en) | Prober | |
| JPS59145975A (en) | Measuring method of semiconductor element | |
| JP2984155B2 (en) | Wafer IC chip inspection method | |
| US20130207686A1 (en) | Defect detection in integrated circuit devices |