JPH0465144A - 半導体試験装置 - Google Patents
半導体試験装置Info
- Publication number
- JPH0465144A JPH0465144A JP17924690A JP17924690A JPH0465144A JP H0465144 A JPH0465144 A JP H0465144A JP 17924690 A JP17924690 A JP 17924690A JP 17924690 A JP17924690 A JP 17924690A JP H0465144 A JPH0465144 A JP H0465144A
- Authority
- JP
- Japan
- Prior art keywords
- vin
- expected
- pin
- values
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 20
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 238000011990 functional testing Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000010998 test method Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体試験装置に関する。
この発明は、半導体試験装置において、２つのコンパレ
ータピンを内部スイッチでつなぎ１つのピンとして使う
事により、４価の出力レベルを持つデバイスの機能試験
時に、被試験物であるデバイスの出力を４値の期待値と
比較判定することを可能にしたものである。
ータピンを内部スイッチでつなぎ１つのピンとして使う
事により、４価の出力レベルを持つデバイスの機能試験
時に、被試験物であるデバイスの出力を４値の期待値と
比較判定することを可能にしたものである。
従来、４４１Ｌの出力レベルを試験しようとした場合、
コンパレータの判定レベルを変え２度試験する方法が知
られていた。
コンパレータの判定レベルを変え２度試験する方法が知
られていた。
しかし、従来技術の試験方法は、同じ動作の試験を２度
行わなければならないため、テストタイムが長くなると
いう欠点があった。この発明は従来のこのような欠点を
解決するために、４値の出力レベルの試験を、１度で行
いテストタイムを短縮することを目的としている。
行わなければならないため、テストタイムが長くなると
いう欠点があった。この発明は従来のこのような欠点を
解決するために、４値の出力レベルの試験を、１度で行
いテストタイムを短縮することを目的としている。
上記問題点を解決するために、この発明は半導体試験装
置において、２つのコンパレータピンを内部スイッチで
接続し１つのピンとして使い４値の期待値と比較し、試
験を行うようにしたものである。
置において、２つのコンパレータピンを内部スイッチで
接続し１つのピンとして使い４値の期待値と比較し、試
験を行うようにしたものである。
１つのコンパレータピンがＨｉｇｈ側とＬｏｗ側のコン
パレートレベルを持ち、期待値Ｈ，Ｚ。
パレートレベルを持ち、期待値Ｈ，Ｚ。
Ｌを持つ。コンパレートレベルＨｉｇｈ側をＶ。
Ｈ，Ｌｏｗ側をＶＯＬ、被試験信号をＶＩＮとすれば、
期待値ＨはＶＩＮ≧ＶＯＨ，期待値りは■ＩＮ≦ＶＯＬ
、期待債ＺはＶＯＨ＞Ｖ ＩＮ＞ＶＯＬの条件である。
期待値ＨはＶＩＮ≧ＶＯＨ，期待値りは■ＩＮ≦ＶＯＬ
、期待債ＺはＶＯＨ＞Ｖ ＩＮ＞ＶＯＬの条件である。
ゆえに異なるコンパレートレベルを与えた２つのコンパ
レータピンを１つのピンとして使う構成によれば、期待
値は、組み合わせにより、ＨＨ，Ｈ２，ＺＬ、ＬＬのよ
うに表現でき、デバイスの４（Ｉ！の出力レベルと比較
、判定することができる。
レータピンを１つのピンとして使う構成によれば、期待
値は、組み合わせにより、ＨＨ，Ｈ２，ＺＬ、ＬＬのよ
うに表現でき、デバイスの４（Ｉ！の出力レベルと比較
、判定することができる。
以下に本発明の実施例を図面に基づいて説明する。第１
図は本発明の概略図である。コンパレータピン１とコン
パレータピン２を、スイッチ３によって接続することに
よって、被試験物であるデバイスの出力端子４はコンパ
レータピン１とコンパレータピン２に接続される。コン
パレータピン１にはＨｉ側コンパレートレベルＶＯＨ１
とり。
図は本発明の概略図である。コンパレータピン１とコン
パレータピン２を、スイッチ３によって接続することに
よって、被試験物であるデバイスの出力端子４はコンパ
レータピン１とコンパレータピン２に接続される。コン
パレータピン１にはＨｉ側コンパレートレベルＶＯＨ１
とり。
ｗｌコンパレートレベルＶＯＬ １． コンパレータ
ピン２にはＨ４側フンバレートレベルＶＯＨ２とＬＯＷ
側コンパレートレベルＶＯＬ２が与エラしている。第２
図は本発明の概念図である。デバイスの出力として期待
される波形レベルＶＩＮに対し、ビン値のコンパレート
レベルＶＯＨ，ＶＯＬ１、ピン２のコンパレートレベル
ＶＯＨ２，ＶＯＬ２を、第２図に示すように設定する。
ピン２にはＨ４側フンバレートレベルＶＯＨ２とＬＯＷ
側コンパレートレベルＶＯＬ２が与エラしている。第２
図は本発明の概念図である。デバイスの出力として期待
される波形レベルＶＩＮに対し、ビン値のコンパレート
レベルＶＯＨ，ＶＯＬ１、ピン２のコンパレートレベル
ＶＯＨ２，ＶＯＬ２を、第２図に示すように設定する。
この時、時間軸の範囲１０では、期待波形レベルＶＩＮ
はＶＩＮ＞ＶＯＨ１＞ＶＯＨ２のため期待値はＨＨとな
る。範囲１工ではＶＩＮ＜ＶＯＬＩ＜ＶＯＬ２のため期
待値はＬＬとなる。範囲１２ではＶＯＨ１＞ＶＩＮ＞Ｖ
ＯＨ２＞ＶＯＬＩのため期待値はＺＨとなる。範囲１３
ではＶＯＬＩ＜ＶＩＮ＜ＶＯＬ２＜ＶＯＨＩのため期待
値はＺＬとなる。このような構成によれば、４値のレベ
ルに対し各々期待を設定する事ができるので、４（！の
出力レベルを持つデバイスの機能試験を１度に行うこと
ができる。
はＶＩＮ＞ＶＯＨ１＞ＶＯＨ２のため期待値はＨＨとな
る。範囲１工ではＶＩＮ＜ＶＯＬＩ＜ＶＯＬ２のため期
待値はＬＬとなる。範囲１２ではＶＯＨ１＞ＶＩＮ＞Ｖ
ＯＨ２＞ＶＯＬＩのため期待値はＺＨとなる。範囲１３
ではＶＯＬＩ＜ＶＩＮ＜ＶＯＬ２＜ＶＯＨＩのため期待
値はＺＬとなる。このような構成によれば、４値のレベ
ルに対し各々期待を設定する事ができるので、４（！の
出力レベルを持つデバイスの機能試験を１度に行うこと
ができる。
以上説明したように、この発明は、４値の出力レベルを
持つデバイスの機能試験を１度に行うことができるため
、テストタイムを短縮する事ができる。また、１ビンに
対し２つのコンパレータを持つのではなく、通常１ピン
ずつ使用するビンをスイッチで接続する方法であるため
、テスターのコストも安価で済む。
持つデバイスの機能試験を１度に行うことができるため
、テストタイムを短縮する事ができる。また、１ビンに
対し２つのコンパレータを持つのではなく、通常１ピン
ずつ使用するビンをスイッチで接続する方法であるため
、テスターのコストも安価で済む。
第１図は本発明の半導体試験装置実施例を示す概略図、
第２図は第１図の概念図である。 １・・・コンパレータピン ２・・・コンパレータピン ３・・・スイッチ ４・・・デバイス出力端子 ＶＯＨ１・・・コンパレートレベル ＶＯＬＩ・・・コンパレートレベル ＶＯＨ２・・・コンパレートレベル ＶＯＬ２・・・コンパレートレベル 以上 出願人 セイコー電子工業株式会社 代理人 弁理士 林 敬 之 助 第１図 兄２図
第２図は第１図の概念図である。 １・・・コンパレータピン ２・・・コンパレータピン ３・・・スイッチ ４・・・デバイス出力端子 ＶＯＨ１・・・コンパレートレベル ＶＯＬＩ・・・コンパレートレベル ＶＯＨ２・・・コンパレートレベル ＶＯＬ２・・・コンパレートレベル 以上 出願人 セイコー電子工業株式会社 代理人 弁理士 林 敬 之 助 第１図 兄２図
Claims (1)
- ４値の出力レベルを持つデバイスの試験において、２
つのコンパレータピンを内部スイッチで接続し１つのピ
ンとして使うことにより、４値の出力レベルの試験を行
うことを特徴とする半導体試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17924690A JPH0465144A (ja) | 1990-07-05 | 1990-07-05 | 半導体試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17924690A JPH0465144A (ja) | 1990-07-05 | 1990-07-05 | 半導体試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0465144A true JPH0465144A (ja) | 1992-03-02 |
Family
ID=16062491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17924690A Pending JPH0465144A (ja) | 1990-07-05 | 1990-07-05 | 半導体試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0465144A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0533117A (ja) * | 1991-07-25 | 1993-02-09 | Hitachi Zosen Corp | ステンレス鋼部材の表面処理方法 |
| JPH0533118A (ja) * | 1991-07-25 | 1993-02-09 | Hitachi Zosen Corp | ステンレス鋼溶接部の防食方法 |
-
1990
- 1990-07-05 JP JP17924690A patent/JPH0465144A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0533117A (ja) * | 1991-07-25 | 1993-02-09 | Hitachi Zosen Corp | ステンレス鋼部材の表面処理方法 |
| JPH0533118A (ja) * | 1991-07-25 | 1993-02-09 | Hitachi Zosen Corp | ステンレス鋼溶接部の防食方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5754041A (en) | Device for measuring voltage/current characteristics with means to prevent output transients during changes in settings | |
| EP1269687A2 (en) | Apparatus and method for built-in self-test of a data communications system | |
| US20060010360A1 (en) | Semiconductor testing apparatus and method of testing semiconductor | |
| WO1988007204A1 (en) | Tri-state circuit tester | |
| JPH0465144A (ja) | 半導体試験装置 | |
| US20040093543A1 (en) | Boundary-scan methods and apparatus | |
| KR20000053622A (ko) | 반도체 시험 장치 | |
| JPH11326441A (ja) | 半導体試験装置 | |
| JP2919147B2 (ja) | 半導体集積回路の試験方法 | |
| JP2527623Y2 (ja) | Ｉｃ試験装置 | |
| US6898747B2 (en) | Method for testing circuit units to be tested with increased data compression for burn-in | |
| EP0133215A1 (en) | Circuit for DC testing of logic circuits | |
| JP2633692B2 (ja) | 半導体試験方法 | |
| KR20030026207A (ko) | 반도체장치, 반도체장치의 시험방법 및 반도체장치의시험장치 | |
| JPS6217727Y2 (ja) | ||
| JP3001017B2 (ja) | Ｉｃ試験装置 | |
| JP3465257B2 (ja) | Ｉｃテスタ | |
| JPH04323570A (ja) | Ａ／ｄコンバータの試験装置 | |
| JPH05107317A (ja) | 集積回路試験装置 | |
| JPS59162467A (ja) | 半導体集積回路のテスト装置 | |
| TW202528757A (zh) | 電子元件測試暨分類系統及其方法 | |
| JP2743864B2 (ja) | 半導体集積回路及びそのテスト方法 | |
| JPH05249190A (ja) | Ｌｓｉ用テスタ | |
| JPH0432619Y2 (ja) | ||
| JPH011978A (ja) | 検査装置 |