JPH0465171A - 光結合装置 - Google Patents
光結合装置Info
- Publication number
- JPH0465171A JPH0465171A JP2178970A JP17897090A JPH0465171A JP H0465171 A JPH0465171 A JP H0465171A JP 2178970 A JP2178970 A JP 2178970A JP 17897090 A JP17897090 A JP 17897090A JP H0465171 A JPH0465171 A JP H0465171A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- input
- emitting element
- current
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、フォトカプラあるいはソリッドステートフォ
トリレー等の光結合装置に関するしのである。
トリレー等の光結合装置に関するしのである。
〈従来技術〉
現在、実用化されている光結合素子は、入力部に発光グ
イオート、出力部にフォトダイオード、フォトトランジ
スタ、フォトサイリスタ、フォトトライアック等から構
成されている。
イオート、出力部にフォトダイオード、フォトトランジ
スタ、フォトサイリスタ、フォトトライアック等から構
成されている。
ここで、入力信号に対応して出力をオンオフさせるフォ
トトライアックを用いた光結合スイッチとしての、ソリ
ッドステートフォトリレー(以下SSRと略す)を、第
11図〜第15図に示す。
トトライアックを用いた光結合スイッチとしての、ソリ
ッドステートフォトリレー(以下SSRと略す)を、第
11図〜第15図に示す。
第11図はSSRの出力部のリードフレームの平面図、
第12図は同しく入力部のり−トフレームの平面図であ
る。
第12図は同しく入力部のり−トフレームの平面図であ
る。
出力部lのリードフレーム2は、受光素子としてのフォ
トトライアック素子3を載置する受光素子載置片4と、
該載置片4の両側に突出形成された一対のリード端子c
、dとを一橋造単位として、一定間隔をおいて複数個連
結されてなる。
トトライアック素子3を載置する受光素子載置片4と、
該載置片4の両側に突出形成された一対のリード端子c
、dとを一橋造単位として、一定間隔をおいて複数個連
結されてなる。
そして、前記載置片4にフォトトライアック素子3が銀
ペーストあるいは半田付等により載置される。また、フ
ォトトライアック素子3の一対の電極3a、3bから両
横のリード端子c、dに金線5等によりワイヤボンディ
ングされる。
ペーストあるいは半田付等により載置される。また、フ
ォトトライアック素子3の一対の電極3a、3bから両
横のリード端子c、dに金線5等によりワイヤボンディ
ングされる。
なお、フォトトライアック素子3は素子内にゼロクロス
回路を構成されたものも実用化されている。
回路を構成されたものも実用化されている。
一方、入力部6のリードフレーム7は、一対のリード端
子a、bのうち一側のリート端子すに発光素子としての
赤外発光ダイオード8を載置する発光素子載置片9が形
成され、これらのリート端子abを一構造単位として、
前記出力部lのリードフレーム2と同一間隔をおいて複
数個連結されてなる。
子a、bのうち一側のリート端子すに発光素子としての
赤外発光ダイオード8を載置する発光素子載置片9が形
成され、これらのリート端子abを一構造単位として、
前記出力部lのリードフレーム2と同一間隔をおいて複
数個連結されてなる。
そして、前記載置片9に発光ダイオード8が銀ペースト
あるいは半田付等により載置される。また、発光ダイオ
ード8の表面(アノード)電極8aが金線5等によりリ
ード端子aにワイヤポンディングされる。なお、発光ダ
イオード8の裏面のカソード電極は、リート端子すに取
り出される。
あるいは半田付等により載置される。また、発光ダイオ
ード8の表面(アノード)電極8aが金線5等によりリ
ード端子aにワイヤポンディングされる。なお、発光ダ
イオード8の裏面のカソード電極は、リート端子すに取
り出される。
その後、第13〜15図の如く、赤外ダイオード8とフ
ォトトライアック素子3とを対向させた状態で、透光性
絶線樹脂10によりモールドした後、タイバーカット、
リードフォーミングされ製品となる。
ォトトライアック素子3とを対向させた状態で、透光性
絶線樹脂10によりモールドした後、タイバーカット、
リードフォーミングされ製品となる。
次に、SSRを使用したリレースイッチを第16図に示
す。
す。
図中、11は直流電圧Vcを発生する直流電源、12は
電流制限抵抗、13は入力駆動トランジスタ、14はト
ランジスタ13のベース電流制限抵抗である。
電流制限抵抗、13は入力駆動トランジスタ、14はト
ランジスタ13のベース電流制限抵抗である。
SはSSRをオンオフさせるための制御信号で、これら
は入力回路を構成する。
は入力回路を構成する。
一方、出力回路は、負荷15および交流電源16から構
成される。
成される。
ここで、該リレースイッチの動作について説明する。直
流電源11の正極はSSRの入力端子aに接続され、入
力端子すは電流制限抵抗■2を介して入力駆動トランジ
スタ13のコレクタに、入力駆動トランジスタ13のエ
ミッタは直流電源llの負極に接続されている。
流電源11の正極はSSRの入力端子aに接続され、入
力端子すは電流制限抵抗■2を介して入力駆動トランジ
スタ13のコレクタに、入力駆動トランジスタ13のエ
ミッタは直流電源llの負極に接続されている。
いま、制御信号SがLot+レベル(=OV)のとき、
入力駆動トランジスタ13のベース電位はへ−ス駆動抵
抗14を介し約OVとなり、入力駆動トランジスタ!3
のコレクターエミッタ間は非導通状袢となり、SSRの
入力端子a−b間には駆動電流か供給されず、SSRの
出力端子c−d間はオフ状態となる。
入力駆動トランジスタ13のベース電位はへ−ス駆動抵
抗14を介し約OVとなり、入力駆動トランジスタ!3
のコレクターエミッタ間は非導通状袢となり、SSRの
入力端子a−b間には駆動電流か供給されず、SSRの
出力端子c−d間はオフ状態となる。
次に、制御信号SがHighレヘルのとき、入力駆動ト
ランジスタ13のベースには、ベース駆動抵抗14を介
し入力駆動トランジスタ!3にベース電流を供給し、ひ
いては入力駆動トランジスタ13のコレクターエミッタ
間を導通状態とする。
ランジスタ13のベースには、ベース駆動抵抗14を介
し入力駆動トランジスタ!3にベース電流を供給し、ひ
いては入力駆動トランジスタ13のコレクターエミッタ
間を導通状態とする。
このとき、SSRの入力端子a−b間には、電流制限抵
抗12を介して直流電源I+から0式に示す入力電流I
inが、SSRの入力端子a−b間に供給される。
抗12を介して直流電源I+から0式に示す入力電流I
inが、SSRの入力端子a−b間に供給される。
I F T (min)≦Iin≦I F (max)
−−■vc:直流電源11の電圧値(入力電圧)V
ce(sat)入力駆動トランジスタ13のコレクタ
ーエミッタ間飽和電圧 VFI・赤外発光ダイオード18の順方向降下電圧 Rin電流制限抵抗12の抵抗値 このとき、入力電流1inはSSRを駆動するために必
要な電流(最小トリカミ流口F T (min)以上、
かつ赤外発光ダイオード8の最大定格電流■F (ma
y)以下に選ばれる。(0式)この様に上記光結合装置
では、ユーザーが使用する入力電圧に応じた電流制限抵
抗値Rinを計算し、電流制限抵抗12を外付する必要
があった。
−−■vc:直流電源11の電圧値(入力電圧)V
ce(sat)入力駆動トランジスタ13のコレクタ
ーエミッタ間飽和電圧 VFI・赤外発光ダイオード18の順方向降下電圧 Rin電流制限抵抗12の抵抗値 このとき、入力電流1inはSSRを駆動するために必
要な電流(最小トリカミ流口F T (min)以上、
かつ赤外発光ダイオード8の最大定格電流■F (ma
y)以下に選ばれる。(0式)この様に上記光結合装置
では、ユーザーが使用する入力電圧に応じた電流制限抵
抗値Rinを計算し、電流制限抵抗12を外付する必要
があった。
く 発明か解決しようとする課題 〉
上記従来の光結合装置では、
(1)ユーザーが使用する入力電圧ごとに電流制限抵抗
値を計算し、 (2)電流制限抵抗12を外付する必要がある。
値を計算し、 (2)電流制限抵抗12を外付する必要がある。
また、光結合装置の内部に電流制限抵抗12を内蔵しよ
うとする場合、 (3)ユーザーの使用する入力電圧ごとに電流制限抵抗
12の抵抗値を変えた機種を複数揃える必要がある。
うとする場合、 (3)ユーザーの使用する入力電圧ごとに電流制限抵抗
12の抵抗値を変えた機種を複数揃える必要がある。
(4)光結合装置の小型化に伴ない抵抗を内蔵すること
が構造的に不可能な場合が生しる。
が構造的に不可能な場合が生しる。
そこで、本発明は、上記に鑑み、いかなる入力電圧に対
しても適正な入力電流で駆動でき、しかもlチップの半
導体にして小型化にも対応できる光結合装置の提供を目
的とする。
しても適正な入力電流で駆動でき、しかもlチップの半
導体にして小型化にも対応できる光結合装置の提供を目
的とする。
く 課題を解決するfこめの手段 〉
本発明による課題解決手段は、第1.2図の如く、一対
のリード端子a、b間に加えられた制御信号により作動
する発光素子8と、該発光素子8からの光を受光して信
号を出力する受光素子3とを備えた光結合装置において
、発光素子8へ駆動電圧を印加する電源11の電圧値に
関係なく一定値の駆動電流を発光素子8に供給する定電
流素子20が設けられ、前記発光素子8が一方のリード
端子す上に搭載され、前記定電流素子20が他方のリー
ド端子a上に搭載され、発光素子8の一方の電極2】と
定電流素子20の一方の電極22とが接続されたもので
ある。
のリード端子a、b間に加えられた制御信号により作動
する発光素子8と、該発光素子8からの光を受光して信
号を出力する受光素子3とを備えた光結合装置において
、発光素子8へ駆動電圧を印加する電源11の電圧値に
関係なく一定値の駆動電流を発光素子8に供給する定電
流素子20が設けられ、前記発光素子8が一方のリード
端子す上に搭載され、前記定電流素子20が他方のリー
ド端子a上に搭載され、発光素子8の一方の電極2】と
定電流素子20の一方の電極22とが接続されたもので
ある。
〈作用〉
上記課題解決手段において、リート端子a、b間に電源
から駆動電圧か供給されると、定電流素子20により発
光素子8に定電流1inか流され、発光素子8か発光し
て、この光か受光素子3を導通させる。
から駆動電圧か供給されると、定電流素子20により発
光素子8に定電流1inか流され、発光素子8か発光し
て、この光か受光素子3を導通させる。
したかって、光結合装置の入力側リードフレーム上に、
定電流1inを出力する1チツプの半導体から成る定電
流素子20を載置して、発光素子8と直列に接続するこ
とにより、広い入力電圧範囲て動作する汎用性の高い光
結合装置となり、かつ光結合装置の小型化、薄型化を図
ることができる。
定電流1inを出力する1チツプの半導体から成る定電
流素子20を載置して、発光素子8と直列に接続するこ
とにより、広い入力電圧範囲て動作する汎用性の高い光
結合装置となり、かつ光結合装置の小型化、薄型化を図
ることができる。
〈実施例〉
以下、本発明をソリッドステートリレー(SSR)に適
用した実施例を図面に基づいて説明する。
用した実施例を図面に基づいて説明する。
[第一実施例]
第1図は本発明の第一実施例を示す光結合装置の平面図
、第2図は同しく光結合装置の回路図、第3図は入力部
のリードフレームの平面図、第4図は定電流素子の回路
図、第5図はその構造図、第6図(a)は定電流素子の
電流−電圧特性図、同図(b)は発光素子の電流−電圧
特性図、同図(c)は入力部の入力端子間の電流−電圧
特性図である。
、第2図は同しく光結合装置の回路図、第3図は入力部
のリードフレームの平面図、第4図は定電流素子の回路
図、第5図はその構造図、第6図(a)は定電流素子の
電流−電圧特性図、同図(b)は発光素子の電流−電圧
特性図、同図(c)は入力部の入力端子間の電流−電圧
特性図である。
なお、従来と同じ#!I!能部品には同一符号を付す。
本実施例の光結合装置は、一対のリート端子85間に加
えられた制御信号により作動する発光素子8と、該発光
素子8からの光を受光して信号を出力する受光素子3と
を備え、発光素子8へ駆動電圧を印加する電源11の電
圧値に関係なく一定値の駆動電流を発光素子8に供給す
る定電流素子20が設けられ、前記発光素子8が一方の
リード端子す上に搭載され、前記定電流素子20が他方
のリード端子a上に搭載され、発光素子8の一方の電極
21と定電流素子20の一方の電極22とか接続された
ものである。
えられた制御信号により作動する発光素子8と、該発光
素子8からの光を受光して信号を出力する受光素子3と
を備え、発光素子8へ駆動電圧を印加する電源11の電
圧値に関係なく一定値の駆動電流を発光素子8に供給す
る定電流素子20が設けられ、前記発光素子8が一方の
リード端子す上に搭載され、前記定電流素子20が他方
のリード端子a上に搭載され、発光素子8の一方の電極
21と定電流素子20の一方の電極22とか接続された
ものである。
前記発光素子8は、GaAs等の赤外発光ダイオードか
らなり、一方のリード端子すに延設された発光素子載置
片9に銀ペースト、半田等の導電性材料によりグイボン
ドされる。
らなり、一方のリード端子すに延設された発光素子載置
片9に銀ペースト、半田等の導電性材料によりグイボン
ドされる。
前記定電流素子20は、第4.5図の如く、Nチャンネ
ル接合型電界効果トランジスタからなり、そのゲート2
3・ソース24間を短絡しfこものである。そして、ド
レイン25は素子裏面に位置し、ゲート23・ソース2
4間はアルミ配線26により素子表面上て接続されてい
る。
ル接合型電界効果トランジスタからなり、そのゲート2
3・ソース24間を短絡しfこものである。そして、ド
レイン25は素子裏面に位置し、ゲート23・ソース2
4間はアルミ配線26により素子表面上て接続されてい
る。
該定電流素子20は、他方のり−ト端子aに延設された
定電流素子載置片27に銀ペースト、半田等の導電性材
料によりグイボンドされ、トレイン25かリート端子a
に接続される。
定電流素子載置片27に銀ペースト、半田等の導電性材
料によりグイボンドされ、トレイン25かリート端子a
に接続される。
そして、発光素子8のアノード電極21と定電流素子2
0の負極(ゲート・ソース開側)22とが、金線28に
よりワイヤホンディングされる。
0の負極(ゲート・ソース開側)22とが、金線28に
よりワイヤホンディングされる。
前記受光素子3は、従来と同じ構成であり、詳細な説明
は省略する。
は省略する。
前記発光素子8と定電流素子20とから入力部6が構成
され、発光素子8と受光素子3とが対向するように入力
側リードフレーム7と出力側リードフレーム2とを対向
させて、溶接等により接続して、透光性絶縁樹脂lOで
トランスファモールドをして外装した後、タイバーカッ
ト、リードフォーミングを行ない、SSRとして完成す
る。
され、発光素子8と受光素子3とが対向するように入力
側リードフレーム7と出力側リードフレーム2とを対向
させて、溶接等により接続して、透光性絶縁樹脂lOで
トランスファモールドをして外装した後、タイバーカッ
ト、リードフォーミングを行ない、SSRとして完成す
る。
次に、SSRの入力部の電流−電圧特性を第6図に基づ
いて説明する。
いて説明する。
第6図(a)は定電流素子20の電流−電圧特性で、V
AIは定電流素子20が定電流特性を開始する電圧であ
る。なお、定電流値finは、定電流素子20のプロセ
ス条件により制御か可能であり、受光素子3のフォトト
ライアックの最小トリガ電流I F T (min)以
上、かつ発光素子8の赤外発光ダイオードの最大定格電
流I F (may)以下の値に設定されている。
AIは定電流素子20が定電流特性を開始する電圧であ
る。なお、定電流値finは、定電流素子20のプロセ
ス条件により制御か可能であり、受光素子3のフォトト
ライアックの最小トリガ電流I F T (min)以
上、かつ発光素子8の赤外発光ダイオードの最大定格電
流I F (may)以下の値に設定されている。
同図(b)は発光素子8の電流−電圧特性で、VFIは
I F T (min)≦fin≦I P (max)
なる定電流finを流したときの発光素子8の順方向降
下電圧である。
I F T (min)≦fin≦I P (max)
なる定電流finを流したときの発光素子8の順方向降
下電圧である。
同図(c)は発光素子8と定電流素子20とを直列接続
した場合の電流−電圧特性で、入力回路の電源電圧Vc
が(VFI+VAI)以上であれば、定電流(I in
)特性を示す。ここで、VFIはGaAs赤外発光ダイ
オード2の順方向降下電圧値でほぼl O〜1.3V、
VAIは本実施例の場合、1〜2Vに設定できる。
した場合の電流−電圧特性で、入力回路の電源電圧Vc
が(VFI+VAI)以上であれば、定電流(I in
)特性を示す。ここで、VFIはGaAs赤外発光ダイ
オード2の順方向降下電圧値でほぼl O〜1.3V、
VAIは本実施例の場合、1〜2Vに設定できる。
すなわち、入力部6のリード端子a、b間に(VF1=
−VAI)以上の電圧が供給されると、発光素子8にI
F T (min)≦Iin≦I P (max’)
なる定電流finか流れ、発光素子8が発光して、この
光が受光素子3のフォトトライアックを励起し、フォト
トライアックを導通させる。
−VAI)以上の電圧が供給されると、発光素子8にI
F T (min)≦Iin≦I P (max’)
なる定電流finか流れ、発光素子8が発光して、この
光が受光素子3のフォトトライアックを励起し、フォト
トライアックを導通させる。
し1こかつて、光結合装置の入力側リードフレーム上に
、I F T (min)≦Iin≦I F (max
)なる定電流1inを出力する1チツプの半導体から成
る定電流素子20を載置して、発光素子8と直列に接続
することにより、広い入力電圧範囲で動作する汎用性の
高い光結合装置となり、かつ光結合装置の小型化、薄型
化を図ることができる。
、I F T (min)≦Iin≦I F (max
)なる定電流1inを出力する1チツプの半導体から成
る定電流素子20を載置して、発光素子8と直列に接続
することにより、広い入力電圧範囲で動作する汎用性の
高い光結合装置となり、かつ光結合装置の小型化、薄型
化を図ることができる。
しかも、入力電圧値による制限の無い、電圧駆動型光結
合装置とすることにより、 (1)ユーザの設計に費やす負担が軽減できる(2)電
流制限抵抗等の外付は部品が不要となる(3)従来の光
結合装置の構造を大きく変えることが無い (4)従来の製造プロセスを変えることかないといった
光結合装置の実現か可能となる。
合装置とすることにより、 (1)ユーザの設計に費やす負担が軽減できる(2)電
流制限抵抗等の外付は部品が不要となる(3)従来の光
結合装置の構造を大きく変えることが無い (4)従来の製造プロセスを変えることかないといった
光結合装置の実現か可能となる。
ε第二実施例]
第7図は本発明の第二実施例を示す定電流素子の回路図
、第8図は同しくその構造図、第9図は入力部のリード
フレームの平面図である。
、第8図は同しくその構造図、第9図は入力部のリード
フレームの平面図である。
本実施例の定電流素子20は、図示の如く、定電圧回路
30と抵抗31とを備えたバイポーラICからなり、出
力電流Iinは、定電圧回路3oの出力電圧vOと、抵
抗3Iの抵抗値R1よりI 1n−Vo/R1と設定さ
れる。なお、第7図中、32は正極、33は負極である
。
30と抵抗31とを備えたバイポーラICからなり、出
力電流Iinは、定電圧回路3oの出力電圧vOと、抵
抗3Iの抵抗値R1よりI 1n−Vo/R1と設定さ
れる。なお、第7図中、32は正極、33は負極である
。
そして、該定電流素子20は、リート端子aに延設され
た定電流素子載置片27に絶縁性と熱伝導性を備えた無
機フィシ34を含むエボキン等の絶縁性接着剤35て、
リードフレーム7と絶縁された状態で載置され、発光素
子8の赤外発光グイオートは銀ペーストやハンダ等の導
電性接合剤36でリード端子す側のリードフレーム2に
載置される。
た定電流素子載置片27に絶縁性と熱伝導性を備えた無
機フィシ34を含むエボキン等の絶縁性接着剤35て、
リードフレーム7と絶縁された状態で載置され、発光素
子8の赤外発光グイオートは銀ペーストやハンダ等の導
電性接合剤36でリード端子す側のリードフレーム2に
載置される。
然る後、発光ダイオード8のカソード電極21と定電流
素子20の負極33問および定電流素子20の正極32
とリード端子8間はそれぞれ金線37によりワイヤボッ
ディングされ、入力部6を構成する。
素子20の負極33問および定電流素子20の正極32
とリード端子8間はそれぞれ金線37によりワイヤボッ
ディングされ、入力部6を構成する。
他の構成は、上記第一実施例と同様であり、同様の作用
効果を奏する。
効果を奏する。
なお、本発明は、上記実施例に限定されるものではなく
、本発明の範囲内で上記実施例に多くの修正および変更
を加え得ることは勿論である。
、本発明の範囲内で上記実施例に多くの修正および変更
を加え得ることは勿論である。
定電流特性を持つ半導体定電ゐ素子は、電界効果トラン
ジスタ、バイポーラIC以外の1チツプ定電流素子であ
ればよい。
ジスタ、バイポーラIC以外の1チツプ定電流素子であ
ればよい。
また、第10図の如く、入力部6において、赤外発光ダ
イオード8のカソード電極40と定電流索子20の正極
41が直列接続して成る構造の光結合装置であってもよ
い。
イオード8のカソード電極40と定電流索子20の正極
41が直列接続して成る構造の光結合装置であってもよ
い。
〈発明の効果〉
以上の説明から明らかな通り、本発明によると、発光素
子へ1動電圧を印加する電源の電圧値に関係なく一定値
の駆動電流を発光素子に供給する定電流素子か設けられ
、前記発光素子か一方のり−ト端子上に搭載され、前記
定電流素子が他方のリード端子上に搭載され、発光素子
の一方の電極と定電流素子の一方の電極とが接続されて
いるので、広い入力電圧範囲で動作する汎用性の高い光
結合装置となり、かつ光結合装置の小型化、薄型化を図
ることができる。
子へ1動電圧を印加する電源の電圧値に関係なく一定値
の駆動電流を発光素子に供給する定電流素子か設けられ
、前記発光素子か一方のり−ト端子上に搭載され、前記
定電流素子が他方のリード端子上に搭載され、発光素子
の一方の電極と定電流素子の一方の電極とが接続されて
いるので、広い入力電圧範囲で動作する汎用性の高い光
結合装置となり、かつ光結合装置の小型化、薄型化を図
ることができる。
しかも、入力電圧値による制限の無い、電圧駆動型光結
合装置とすることにより、 (1)ユーザの設計に費やす負担が軽減できる(2)電
流制限抵抗等の外付は部品が不要となる(3)従来の光
結合装置の構造を大きく変えることが無い (4)従来の製造プロセスを変えることがないといった
光結合装置の実現が可能となるといった優れた効果があ
る。
合装置とすることにより、 (1)ユーザの設計に費やす負担が軽減できる(2)電
流制限抵抗等の外付は部品が不要となる(3)従来の光
結合装置の構造を大きく変えることが無い (4)従来の製造プロセスを変えることがないといった
光結合装置の実現が可能となるといった優れた効果があ
る。
第1図は本発明の第一実施例を示す光結合装置の平面図
、第2図は同じく光結合装置の回路図、第3図は入力部
のリードフレームの平面図、第4図は定電流素子の回路
図、第5図はその構造図、第6図(a)は定電流素子の
電流−電圧特性図、同図(b)は発光素子の電流−電圧
特性図、同図(c)は入力部の入力端子間の電流−電圧
特性図、第7図は本発明の第二実施例を示す定電流素子
の回路図、第8図は同しくその構造図、第9図は入力部
のリードフレームの平面図、第10図は他の実施例を示
す人力部の回路図、第11図は従来の光結合装置として
のSSRの出力部のリードフレームの平面図、第12図
は同じく入力部のり−トフレームの平面図、第13図は
同しくSSRの内部構造図、第14図は同じくその平面
図、第15図は同じくその回路図、第16図はSSRを
利用した半導体素子リレーの回路図である。 3:受光素子、8:発光素子、ll:電源、20定電流
素子、21,22:電極、a、b:リード端子。 出 願 人 ンヤーブ株式会社
、第2図は同じく光結合装置の回路図、第3図は入力部
のリードフレームの平面図、第4図は定電流素子の回路
図、第5図はその構造図、第6図(a)は定電流素子の
電流−電圧特性図、同図(b)は発光素子の電流−電圧
特性図、同図(c)は入力部の入力端子間の電流−電圧
特性図、第7図は本発明の第二実施例を示す定電流素子
の回路図、第8図は同しくその構造図、第9図は入力部
のリードフレームの平面図、第10図は他の実施例を示
す人力部の回路図、第11図は従来の光結合装置として
のSSRの出力部のリードフレームの平面図、第12図
は同じく入力部のり−トフレームの平面図、第13図は
同しくSSRの内部構造図、第14図は同じくその平面
図、第15図は同じくその回路図、第16図はSSRを
利用した半導体素子リレーの回路図である。 3:受光素子、8:発光素子、ll:電源、20定電流
素子、21,22:電極、a、b:リード端子。 出 願 人 ンヤーブ株式会社
Claims (1)
- 一対のリード端子間に加えられた制御信号により作動す
る発光素子と、該発光素子からの光を受光して信号を出
力する受光素子とを備えた光結合装置において、発光素
子へ駆動電圧を印加する電源の電圧値に関係なく一定値
の駆動電流を発光素子に供給する定電流素子が設けられ
、前記発光素子が一方のリード端子上に搭載され、前記
定電流素子が他方のリード端子上に搭載され、発光素子
の一方の電極と定電流素子の一方の電極とが接続された
ことを特徴とする光結合装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17897090A JP2667731B2 (ja) | 1990-07-05 | 1990-07-05 | 光結合装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17897090A JP2667731B2 (ja) | 1990-07-05 | 1990-07-05 | 光結合装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0465171A true JPH0465171A (ja) | 1992-03-02 |
| JP2667731B2 JP2667731B2 (ja) | 1997-10-27 |
Family
ID=16057850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17897090A Expired - Fee Related JP2667731B2 (ja) | 1990-07-05 | 1990-07-05 | 光結合装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2667731B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6316467U (ja) * | 1986-07-16 | 1988-02-03 | ||
| JPH02105472A (ja) * | 1988-10-13 | 1990-04-18 | Nec Corp | 半導体光結合装置 |
| JPH02114950U (ja) * | 1989-03-01 | 1990-09-14 |
-
1990
- 1990-07-05 JP JP17897090A patent/JP2667731B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6316467U (ja) * | 1986-07-16 | 1988-02-03 | ||
| JPH02105472A (ja) * | 1988-10-13 | 1990-04-18 | Nec Corp | 半導体光結合装置 |
| JPH02114950U (ja) * | 1989-03-01 | 1990-09-14 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2667731B2 (ja) | 1997-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3456121B2 (ja) | レーザダイオード用電源制御装置 | |
| US4818895A (en) | Direct current sense lead | |
| JP2974469B2 (ja) | 信号伝送回路 | |
| WO2004077513A3 (en) | Packaging system for power supplies | |
| JPH0465171A (ja) | 光結合装置 | |
| JPH0315852B2 (ja) | ||
| JP3469730B2 (ja) | 半導体素子 | |
| US12568563B2 (en) | Non-polar light-emitting diode control chip | |
| JPH0513807A (ja) | 光結合素子 | |
| CN212695151U (zh) | 集成式led封装模块及光源 | |
| JP3198266B2 (ja) | 電力用半導体モジュール | |
| JP3471582B2 (ja) | ソリッドステートリレー | |
| JPH10233669A (ja) | 半導体リレー | |
| KR900009235Y1 (ko) | 전압 평활회로의 출력전압 안정화 회로 | |
| JP2549480Y2 (ja) | 光結合半導体装置 | |
| JPH0414269A (ja) | 光結合装置 | |
| JPH03286620A (ja) | 半導体リレー | |
| JP2015056504A (ja) | 光結合装置および発光素子 | |
| JPH056859U (ja) | Led表示装置 | |
| JPS63103518A (ja) | ソリツドステ−トリレ− | |
| JPH0593058U (ja) | ドライバー内蔵型発光ダイオード | |
| JP2002359393A (ja) | 半導体リレー | |
| JPH02288272A (ja) | 半導体発光装置 | |
| JPH01208015A (ja) | 光結合形電界効果トランジスタスイッチ | |
| JPH05235692A (ja) | 光信号結合回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |