JPH0465564B2 - - Google Patents
Info
- Publication number
- JPH0465564B2 JPH0465564B2 JP58076800A JP7680083A JPH0465564B2 JP H0465564 B2 JPH0465564 B2 JP H0465564B2 JP 58076800 A JP58076800 A JP 58076800A JP 7680083 A JP7680083 A JP 7680083A JP H0465564 B2 JPH0465564 B2 JP H0465564B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- waveform
- unit rectangular
- pulse train
- control pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/64—Generators producing trains of pulses, i.e. finite sequences of pulses
- H03K3/66—Generators producing trains of pulses, i.e. finite sequences of pulses by interrupting the output of a generator
- H03K3/70—Generators producing trains of pulses, i.e. finite sequences of pulses by interrupting the output of a generator time intervals between all adjacent pulses of one train being equal
Landscapes
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Description
技術分野
本発明は直流を任意の電圧波形に変換する装置
に関し、更に詳細には、直流交流変換に好適な装
置に関する。 従来技術 f1（ｘ），f2（ｘ）を変換ｘの函数、ａを常数と
し f1（ｘ）＝af2（ｘ）…… (1) x0 0f1（ｘ）・dx＝ x0 0af2（ｘ）・dx＝ax0 0f2（ｘ）・dx…… (2) とすれば、(1)式が成立するときはx0の値に拘らず
(2)式が成立する。又、x0の値に拘らず(2)式が成立
するときは(1)式が成立する。このことは数学の理
論として公知である。(2)式に於いてx0 0f1（ｘ）dx
及びx0 0f2（ｘ）dxは夫々f1（ｘ）及びf2（ｘ）の０
からx0までの面積である。従つて、x0の値に拘ら
ず０からx0までの面積が等しければf1（ｘ）及び
f2（ｘ）は同一の函数即ち同一波形である。又常
数ａは函数の波形に関係なくその波形の振幅を表
わす係数でありまた前記面積の倍数を表わす係数
である。 上記思想に基づいて従来方式で第１図に示す特
定電圧波形１を得る時には、(2)で示す短形波制御
パルス列を形成した。即ち、任意の函数af2（θ）
の波形１を得るために、波形１に近似した函数f1
（ｘ）が得られるように矩形波制御パルス列２を
決定した。 ところで、従来の方式で第１図の矩形波制御パ
ルス列２を得るためには、第２図に示す積分波形
３，４，５，６を用意しなければならなかつた。
尚第２図に於ける波形３は第１図の波形１の積分
値即ちaf1（θ）・dθであり、波形４は第１図の矩
形波制御パルス列２の積分値即ちf2（θ）・dθで
あり、波形５は波形３を一定値αだけ正方向にシ
フトした値即ちaf1（θ）・dθ＋αであり、波形６
は波形３を一定値αだけ負方向にシフトした値即
ちaf1（θ）・dθ−αである。第２図の４つの波形
３，４，５，６に基づいて第１図の制御パルス列
２を形成する場合には、波形４が波形５及び６と
等しくなつた時点に同期して直流を断続させる。 上述から明らかな如く従来の方式では、多くの
積分波形が必要になり、変換が複雑になる。また
出力電圧を連続的に変化させるためには係数ａの
値を連続的に変化させる必要があり、これ等の制
御を実現するためにはアナログ技術とデジタル技
術とのいずれを用いても、その制御装置は比較的
複雑高価なものとなる。 発明の目的 そこで、本発明の目的は、直流を任意の電圧波
形に容易に変換することが可能な装置を提供する
ことにある。 発明の構成 上記目的を達成するための本発明は、直流電圧
を特定電圧波形に変換するための装置であり、単
位矩形波を一定の周期で順次に送出するように形
成され且つ前記単位矩形波のパルス幅を変える手
段を有している単位矩形波発生回路と、前記特定
電圧波形の積分波形とほぼ等しい積分波形が得ら
れるように前記単位矩形波を分布させた制御パル
ス列を得るためのデジタル信号を予め記憶してい
るメモリと、前記単位矩形波発生回路の出力と前
記メモリから得られたデジタル信号とに基づいて
前記制御パルス列を送出する論理回路と、前記論
理回路から送出された前記制御パルス列に応答し
て前記直流電圧を断続するスイツチング回路と、
前記特定電圧波形の電圧を変える時に前記単位矩
形波発生回路の前記パルス幅を変える手段を制御
する手段とから成る直流を任意の電圧波形に変換
する装置に係わるものである。 発明の作用効果 本発明によれば、単位矩形波発生回路から一定
の周期で送出された単位矩形波と、メモリから送
出されたデジタル信号との論理によつて制御パル
ス列を形成し、これに基づいて直流電圧を断続し
て特定電圧波形を得る。また単位矩形波のパルス
幅を変えることによつて特定電圧波形の電圧を変
える。従つて、電圧値の異なる種々の特定電圧波
形を容易に得ることができる。 実施例 第３図及び第４図は本発明の実施例に係わる直
流を任意の電圧波形に変換する方法を示すもので
ある。第３図に於ける特定電圧波形７は、第１図
の波形１と同一であり、sinθ＋0.5sin3θの波形の
０〜90度の区間を示すものである。制御パルス列
８は、特定電圧波形７を得るためのものであり、
パルスP1〜P13から成る。パルスP1，P2，P8〜
P13は、高さｈ、幅ｗの単位矩形波であるが、パ
ルスP3及びP7は点線での区画から明らかなよう
に２つの単位矩形波の集合波であり、幅2wを有
する。またパルスP4及びP6は３つの単位矩形波
の集合波であり、幅3wを有し、パルスP5は10個
の単位矩形波の集合波であつて幅10wを有する。
尚、各パルスの立上り時点の相互間隔も立上り時
点の単位間隔の整数倍に設定され、この実施例で
は０度から第１のパルスP1の立上りまでが６度、
P1とP2の立上り間隔が６度、P2とP3との立上り
間隔が４度、P3とP4との立上り間隔が６度のよ
うに、最小単位間隔２度の整数倍に設定されてい
る。尚最小立上り単位間隔は集合波となる場合で
あり、パルス幅ｗと一致する。このように設定さ
れた制御パルス列８は直流を断続するためのスイ
ツチング素子の制御信号となり、スイツチング素
子が第３図の制御パルス列８に応答してオン・オ
フすれば、その出力電圧波形も制御パルス列に対
応したものとなり、平滑回路を通すことにより、
第３図の特定電圧波形７に近似した波形を得るこ
とが出来る。 第３図の制御パルス列８の形成は、第４図に示
すような方法でなされる。第４図に於いて、波形
９は第３図の特定電圧波形７の積分値であり、波
形１０は第３図の制御パルス列８の積分値であ
る。要するに、制御パルス列８の積分波形１０が
特定電圧波形７の積分波形９に近似するように決
定され、且つ制御パルス列８を単位矩形波及び／
又はその集合波とするように各パルスP1〜P13の
幅及び分布を決定する。 次に単位矩形波の配列からなる波形が与えられ
た任意の函数の波形にどの程度近似するか、又単
位矩形波の幅を変化させた場合振幅のみが変化し
波形が殆んど変化しないことについて説明する。 第１図の波形１、及び第３図の波形７の函数は
いづれもsinθ＋0.5sin3θである。これに近似する
矩形波制御パルス列は第１図の２、及び第３図の
８であり、このパルス列２及び８の波形をフーリ
ー級数に展開したときの各次高調波の振幅を表ａ
及びｂに示す。更に第３図の制御パルス列８の各
単位矩形波の幅を半分にしたときの波形をフーリ
ー級数に展開した値を表ｃに示す。同様にして単
位矩形波の幅を1/10にしたときの値を表ｄに示
す。尚、単位矩形波の幅を半分又は1/10にすれ
ば、集合波パルスP3〜P7の点線の部分が単位矩
形波の立上りとなるように集合波は単位矩形波に
完全に分割される。表ｂに示す値は単位矩形波の
幅即ちｗを位相で2゜にとつたときの値であり、こ
の幅を更に小さい値にとり単位矩形波の配列を細
分化すれば近似性はさらに良くなる。
に関し、更に詳細には、直流交流変換に好適な装
置に関する。 従来技術 f1（ｘ），f2（ｘ）を変換ｘの函数、ａを常数と
し f1（ｘ）＝af2（ｘ）…… (1) x0 0f1（ｘ）・dx＝ x0 0af2（ｘ）・dx＝ax0 0f2（ｘ）・dx…… (2) とすれば、(1)式が成立するときはx0の値に拘らず
(2)式が成立する。又、x0の値に拘らず(2)式が成立
するときは(1)式が成立する。このことは数学の理
論として公知である。(2)式に於いてx0 0f1（ｘ）dx
及びx0 0f2（ｘ）dxは夫々f1（ｘ）及びf2（ｘ）の０
からx0までの面積である。従つて、x0の値に拘ら
ず０からx0までの面積が等しければf1（ｘ）及び
f2（ｘ）は同一の函数即ち同一波形である。又常
数ａは函数の波形に関係なくその波形の振幅を表
わす係数でありまた前記面積の倍数を表わす係数
である。 上記思想に基づいて従来方式で第１図に示す特
定電圧波形１を得る時には、(2)で示す短形波制御
パルス列を形成した。即ち、任意の函数af2（θ）
の波形１を得るために、波形１に近似した函数f1
（ｘ）が得られるように矩形波制御パルス列２を
決定した。 ところで、従来の方式で第１図の矩形波制御パ
ルス列２を得るためには、第２図に示す積分波形
３，４，５，６を用意しなければならなかつた。
尚第２図に於ける波形３は第１図の波形１の積分
値即ちaf1（θ）・dθであり、波形４は第１図の矩
形波制御パルス列２の積分値即ちf2（θ）・dθで
あり、波形５は波形３を一定値αだけ正方向にシ
フトした値即ちaf1（θ）・dθ＋αであり、波形６
は波形３を一定値αだけ負方向にシフトした値即
ちaf1（θ）・dθ−αである。第２図の４つの波形
３，４，５，６に基づいて第１図の制御パルス列
２を形成する場合には、波形４が波形５及び６と
等しくなつた時点に同期して直流を断続させる。 上述から明らかな如く従来の方式では、多くの
積分波形が必要になり、変換が複雑になる。また
出力電圧を連続的に変化させるためには係数ａの
値を連続的に変化させる必要があり、これ等の制
御を実現するためにはアナログ技術とデジタル技
術とのいずれを用いても、その制御装置は比較的
複雑高価なものとなる。 発明の目的 そこで、本発明の目的は、直流を任意の電圧波
形に容易に変換することが可能な装置を提供する
ことにある。 発明の構成 上記目的を達成するための本発明は、直流電圧
を特定電圧波形に変換するための装置であり、単
位矩形波を一定の周期で順次に送出するように形
成され且つ前記単位矩形波のパルス幅を変える手
段を有している単位矩形波発生回路と、前記特定
電圧波形の積分波形とほぼ等しい積分波形が得ら
れるように前記単位矩形波を分布させた制御パル
ス列を得るためのデジタル信号を予め記憶してい
るメモリと、前記単位矩形波発生回路の出力と前
記メモリから得られたデジタル信号とに基づいて
前記制御パルス列を送出する論理回路と、前記論
理回路から送出された前記制御パルス列に応答し
て前記直流電圧を断続するスイツチング回路と、
前記特定電圧波形の電圧を変える時に前記単位矩
形波発生回路の前記パルス幅を変える手段を制御
する手段とから成る直流を任意の電圧波形に変換
する装置に係わるものである。 発明の作用効果 本発明によれば、単位矩形波発生回路から一定
の周期で送出された単位矩形波と、メモリから送
出されたデジタル信号との論理によつて制御パル
ス列を形成し、これに基づいて直流電圧を断続し
て特定電圧波形を得る。また単位矩形波のパルス
幅を変えることによつて特定電圧波形の電圧を変
える。従つて、電圧値の異なる種々の特定電圧波
形を容易に得ることができる。 実施例 第３図及び第４図は本発明の実施例に係わる直
流を任意の電圧波形に変換する方法を示すもので
ある。第３図に於ける特定電圧波形７は、第１図
の波形１と同一であり、sinθ＋0.5sin3θの波形の
０〜90度の区間を示すものである。制御パルス列
８は、特定電圧波形７を得るためのものであり、
パルスP1〜P13から成る。パルスP1，P2，P8〜
P13は、高さｈ、幅ｗの単位矩形波であるが、パ
ルスP3及びP7は点線での区画から明らかなよう
に２つの単位矩形波の集合波であり、幅2wを有
する。またパルスP4及びP6は３つの単位矩形波
の集合波であり、幅3wを有し、パルスP5は10個
の単位矩形波の集合波であつて幅10wを有する。
尚、各パルスの立上り時点の相互間隔も立上り時
点の単位間隔の整数倍に設定され、この実施例で
は０度から第１のパルスP1の立上りまでが６度、
P1とP2の立上り間隔が６度、P2とP3との立上り
間隔が４度、P3とP4との立上り間隔が６度のよ
うに、最小単位間隔２度の整数倍に設定されてい
る。尚最小立上り単位間隔は集合波となる場合で
あり、パルス幅ｗと一致する。このように設定さ
れた制御パルス列８は直流を断続するためのスイ
ツチング素子の制御信号となり、スイツチング素
子が第３図の制御パルス列８に応答してオン・オ
フすれば、その出力電圧波形も制御パルス列に対
応したものとなり、平滑回路を通すことにより、
第３図の特定電圧波形７に近似した波形を得るこ
とが出来る。 第３図の制御パルス列８の形成は、第４図に示
すような方法でなされる。第４図に於いて、波形
９は第３図の特定電圧波形７の積分値であり、波
形１０は第３図の制御パルス列８の積分値であ
る。要するに、制御パルス列８の積分波形１０が
特定電圧波形７の積分波形９に近似するように決
定され、且つ制御パルス列８を単位矩形波及び／
又はその集合波とするように各パルスP1〜P13の
幅及び分布を決定する。 次に単位矩形波の配列からなる波形が与えられ
た任意の函数の波形にどの程度近似するか、又単
位矩形波の幅を変化させた場合振幅のみが変化し
波形が殆んど変化しないことについて説明する。 第１図の波形１、及び第３図の波形７の函数は
いづれもsinθ＋0.5sin3θである。これに近似する
矩形波制御パルス列は第１図の２、及び第３図の
８であり、このパルス列２及び８の波形をフーリ
ー級数に展開したときの各次高調波の振幅を表ａ
及びｂに示す。更に第３図の制御パルス列８の各
単位矩形波の幅を半分にしたときの波形をフーリ
ー級数に展開した値を表ｃに示す。同様にして単
位矩形波の幅を1/10にしたときの値を表ｄに示
す。尚、単位矩形波の幅を半分又は1/10にすれ
ば、集合波パルスP3〜P7の点線の部分が単位矩
形波の立上りとなるように集合波は単位矩形波に
完全に分割される。表ｂに示す値は単位矩形波の
幅即ちｗを位相で2゜にとつたときの値であり、こ
の幅を更に小さい値にとり単位矩形波の配列を細
分化すれば近似性はさらに良くなる。
【表】
尚この表の高調波の振幅は、１次高調波の振幅
を100とし、残りの３次〜27次高調波を100に対す
る割合で示されている。従つて表ａ，ｂ，ｃ，ｄ
の１次高調波の振幅は必ずしも等しくなく、表
ａ，ｂの１次高調波の振幅を100とした場合、表
ｃの１次高調波の振幅は49.9であり、表ｄの１次
高調波の振幅は10となる。 表ａに示す従来の制御パルス列２の各高調波成
分と、表ｂに示す本発明に係わる制御パルス列８
の高調波成分との比較から明らかなように、両者
は極めて近似している。即ち本発明の方法によつ
て従来とほぼ同じ精度の特定電圧波形を得ること
が出来る。 又、単位矩形波の幅ｗが100％の場合を示す表
ｂと、幅が50％の場合を示す表ｃと、幅が10％の
場合を示す表ｄとの比較から明らかなように、単
位矩形波の幅を変化させても、高調波成分の割合
が変化しない。従つて、波形を近似に保つて振幅
即ち出力電圧のみを変えることが出来る。この効
果は、単位矩形波を配列させ、且つその立上り位
相を固定しているために生じる。 尚、第１図の制御パルス列２及び第３図の制御
パルス列８は90度まで示されているが、90度〜
180度の間の波形を90度を中心にして対称にすれ
ば、偶数次の高調波が発生しない。 第５図は説明を簡潔にするために制御パルス列
を簡略化した場合の実施例に係わる変換回路を示
すものであり、第６図は第５図の各部の状態を示
す図である。 第５図に於いて、１１は積分電圧入力端子であ
り、この実施例ではインバータの入力電圧に対応
する直流電圧を供給する端子である。この入力端
子１１から供給された電圧はのこぎり波発生回路
１２に送られ、演算増幅器１３を介して積分コン
デンサ１４に供給され、ここで積分される。コン
デンサ１４には放電用のトランジスタ１５が並列
接続されているので、トランジスタ１５のオン・
オフ周期に同期して第６図ののこぎり波VAが発
生する。１６は出力周波数指示電圧入力端子であ
り、ここから供給された指示電圧はＶ−Ｆ変換器
１７で周波数信号に変換され、指示された周波数
に対応する周期でパルスを発生する。Ｖ−Ｆ変換
器１７の出力パルスはカウンタ１８にクロツクパ
ルスとして入力すると共に、トランジスタ１５の
ベースに入力する。第６図の例では0゜〜360゜の期
間に18個のパルスがθs＝20゜の周期で発生し、18
個ののこぎり波VAが発生する。１９は電圧コン
パレータであつて、制御電圧入力端子２０から付
与される制御電圧VRとのこぎり波VAとの比較出
力を発生するものである。第６図のVPから明ら
かなようにこの実施例ではのこぎり波VAが制御
電圧VRよりも低い期間に高レベルとなる比較出
力VPを発生する。即ち第６図の0゜〜360゜に周期θs
で18個の単位矩形波パルス出力VPが発生する。
このため、第５図の実施例では積分回路１２とコ
ンパレータ１９とによつて単位矩形波発生回路２
１が構成されていることになる。 ２２はメモリであり、第６図の単位矩形波出力
VPに基づいて、第６図の制御パルス列V1及びV2
を形成するためのデジタル信号を記憶するもので
ある。このメモリ２２は第６図のアドレスの欄か
ら明らかな如く、アドレス０から18までの合計19
番地を有し、アドレス18にはリセツト信号が記憶
され、アドレス18に切替つた瞬間にラインM4か
らカウンタ１８のためのリセツト信号が発生し、
アドレスが零に切り替わる。尚各アドレス０〜18
は第６図のＭ〜M4に示す如く４ビツトのデータ
を記憶し、このデータは４ビツトに対応した４本
の出力ラインM1〜M4で読み出される。メモリ１
１からのデータ読み出しはのこぎり波VAの周期
θsと同一のクロツクでなされる。即ち、カウンタ
１８によるアドレス指定で順次に行われる。 ２３及び２４は制御パルス列を得るための第１
及び第２のAND回路であり、第１のAND回路の
一方の入力端子はコンパレータ１９に接続され、
他方の入力端子はメモリ２２の第１の出力ライン
M1に接続され、第２のAND回路２４の一方の入
力端子はコンパレータ１９に接続され、他方の入
力端子はメモリ２２の第２の出力ラインM2に接
続されている。第６図のM1〜M4の出力はθs＝20
度の各区画期間に於いて低レベルＬ又は高レベル
Ｈの出力を送出する。従つて、第６図のコンパレ
ータ１９の出力VPとメモリ出力M1及びM2との論
理積をAND回路２３，２４で求めると、第６図
の第１及び第２の制御パルス列V1，V2が得られ
る。第１及び第２の制御パルス列V1及びV2は、
VPで示す単位矩形波に基づいて得られたもので
あるから、単位矩形波を配列させたパルス列であ
る。 第５図のトランジスタQ1，Q2，Q3及びQ4はブ
リツジインバータを構成し、直流電源Ｅの電圧を
断続する。第１のAND回路２３の出力はトラン
ジスタQ1及びQ4のベースに結合され、第２の
ANDゲート２４の出力はトランジスタQ2及びQ3
のベースに結合されているので、第６図の制御パ
ルス列V1及びV2に応答して、出力端子２５，２
６間に第６図でV0で示す出力電圧が得られる。
出力電圧V0を平滑回路又は負荷自身の平滑作用
により、正弦波に近似した波形にすることが出来
る。 メモリ２２の出力ラインM3は、制御電圧入力
端子２０のラインの抵抗２７に並列接続されたト
ランジスタ２８のベースに結合されている。この
ため、メモリ出力ラインM3から第６図に示すよ
うな出力が順に発生すると、これに応じてトラン
ジスタ２８がオンオフし、制御電圧VRの値が変
化する。従つて、特定位置の出力パルスの幅を変
えることが可能になる。尚、制御電圧VRを変え
る必要のない場合には、メモリ出力ラインM3の
値は常に一定に保たれる。 第５図の回路は、コンパレータ１９を有してい
るので、制御電圧VRを変化させることにより、
出力電圧V0の大きさを調整することが出来る。
第７図はこの電圧調整を示すものであり、第７図
Ａののこぎり波VAの最も上まで制御電圧VRが移
動すると、第７図Ｂの出力電圧V0が得られ、VR
がVAの中間に位置すれば、第７図Ｃの出力電圧
V0が得られる。第７図ＢとＣとの比較から明ら
かなように、最大の出力電圧の場合には２つの単
位矩形波の集合波が含まれ、これよりも出力電圧
を下げると、集合波は２つの単位矩形波に分割さ
れる。第７図Ｃは各単位矩形波の立上り位相を固
定し、立ち下り位相を制御する場合の出力を示
し、第７図Ｄは各単位矩形波の立上り位相を固定
し、立上り位相を制御する場合の出力を示す。第
７図Ｄの立下り位相を固定する方式によつても、
立上り位相層を固定する方式と全く同様な作用効
果を得ることが出来る。 上述から明らかな如く、本実施例には次の利点
がある。 (a) 第６図V1 V2に示す如く、単位矩形波を配列
させることにより、制御パルス列を形成してい
るので、制御パルス列を容易に得ることが出来
る。 (b) 単位矩形波の立上り時点の相互間隔が単位間
隔θsの整数倍に設定されているため、制御パル
ス列の形成及びインバータのスイツチング制御
が容易になる。 (c) 各単位矩形波の立上り位相は出力電圧、出力
周波数に無関係に常に一定であり且つ立上り時
点の相互間隔がθsの整数倍であるので、立ち上
がり位相を極めて普遍的なデジタル技術、又は
アナログ技術によつて極めて容易に設定するこ
とが可能である。また立ち上がり以後のパルス
幅の制御も容易であり、出力電圧V0を波形を
変えずに調整することが出来る。 (d) 本実施例では入力端子１１にインバータ電源
Ｅの直流電圧を供給するように構成しているの
で、インバータ入力電圧の変動によるインバー
タ出力電圧の変動を制限することが出来る。即
ち、入力電圧が例えば低下すると、積分コンデ
ンサ１４の入力電圧も低下し、第６図に示すの
こぎり波VAの傾斜がゆるくなる。この結果、
インバータ出力電圧のパルス幅が広くなる。し
かし、入力電圧が低下し出力パルスの振幅が小
さくなつているので、出力パルスの面積はほぼ
一定に保たれ、出力電圧の変動及び高調波成分
の変動が実質的に生じない。このような動作
は、インバータ電源Ｅが脈動電圧を供給する場
合に於いても生じる。従つて、入力電圧の脈動
を含めた電圧変動が出力側に現われないという
大きな利点がある。 (e) メモリ出力ラインM3によつて制御電圧VRの
レベルを切換えて特定パルスの幅を制御するこ
とが出来るので、正弦波近似性を高める制御を
容易に達成することができる。 変形例 以上、本発明の実施例について述べたが、本発
明はこれに限定されるものでなく、例えば次のよ
うな変形が可能なものである。 (A) 第５図に於いて、制御電圧入力端子２０から
コンパレータ１９に供給する電圧VRを一定基
準電圧とし、入力端子１１から供給する電圧を
出力電圧指示電圧としてもよい。即ち、第６図
ののこぎり波VAの傾きを出力電圧に応じて変
化させ、インバータ出力パルスの幅を変えるよ
うにしてもよい。 (B) 端子１１又は２０の電圧をインバータの出力
電圧の検出に基づいて供給し、閉ループ制御と
してもよい。 (C) コンパレータ１９の出力VPのパルス列から
選択された単位矩形波のみパルス幅を変化さ
せ、波形近似性を改善してもよい。
を100とし、残りの３次〜27次高調波を100に対す
る割合で示されている。従つて表ａ，ｂ，ｃ，ｄ
の１次高調波の振幅は必ずしも等しくなく、表
ａ，ｂの１次高調波の振幅を100とした場合、表
ｃの１次高調波の振幅は49.9であり、表ｄの１次
高調波の振幅は10となる。 表ａに示す従来の制御パルス列２の各高調波成
分と、表ｂに示す本発明に係わる制御パルス列８
の高調波成分との比較から明らかなように、両者
は極めて近似している。即ち本発明の方法によつ
て従来とほぼ同じ精度の特定電圧波形を得ること
が出来る。 又、単位矩形波の幅ｗが100％の場合を示す表
ｂと、幅が50％の場合を示す表ｃと、幅が10％の
場合を示す表ｄとの比較から明らかなように、単
位矩形波の幅を変化させても、高調波成分の割合
が変化しない。従つて、波形を近似に保つて振幅
即ち出力電圧のみを変えることが出来る。この効
果は、単位矩形波を配列させ、且つその立上り位
相を固定しているために生じる。 尚、第１図の制御パルス列２及び第３図の制御
パルス列８は90度まで示されているが、90度〜
180度の間の波形を90度を中心にして対称にすれ
ば、偶数次の高調波が発生しない。 第５図は説明を簡潔にするために制御パルス列
を簡略化した場合の実施例に係わる変換回路を示
すものであり、第６図は第５図の各部の状態を示
す図である。 第５図に於いて、１１は積分電圧入力端子であ
り、この実施例ではインバータの入力電圧に対応
する直流電圧を供給する端子である。この入力端
子１１から供給された電圧はのこぎり波発生回路
１２に送られ、演算増幅器１３を介して積分コン
デンサ１４に供給され、ここで積分される。コン
デンサ１４には放電用のトランジスタ１５が並列
接続されているので、トランジスタ１５のオン・
オフ周期に同期して第６図ののこぎり波VAが発
生する。１６は出力周波数指示電圧入力端子であ
り、ここから供給された指示電圧はＶ−Ｆ変換器
１７で周波数信号に変換され、指示された周波数
に対応する周期でパルスを発生する。Ｖ−Ｆ変換
器１７の出力パルスはカウンタ１８にクロツクパ
ルスとして入力すると共に、トランジスタ１５の
ベースに入力する。第６図の例では0゜〜360゜の期
間に18個のパルスがθs＝20゜の周期で発生し、18
個ののこぎり波VAが発生する。１９は電圧コン
パレータであつて、制御電圧入力端子２０から付
与される制御電圧VRとのこぎり波VAとの比較出
力を発生するものである。第６図のVPから明ら
かなようにこの実施例ではのこぎり波VAが制御
電圧VRよりも低い期間に高レベルとなる比較出
力VPを発生する。即ち第６図の0゜〜360゜に周期θs
で18個の単位矩形波パルス出力VPが発生する。
このため、第５図の実施例では積分回路１２とコ
ンパレータ１９とによつて単位矩形波発生回路２
１が構成されていることになる。 ２２はメモリであり、第６図の単位矩形波出力
VPに基づいて、第６図の制御パルス列V1及びV2
を形成するためのデジタル信号を記憶するもので
ある。このメモリ２２は第６図のアドレスの欄か
ら明らかな如く、アドレス０から18までの合計19
番地を有し、アドレス18にはリセツト信号が記憶
され、アドレス18に切替つた瞬間にラインM4か
らカウンタ１８のためのリセツト信号が発生し、
アドレスが零に切り替わる。尚各アドレス０〜18
は第６図のＭ〜M4に示す如く４ビツトのデータ
を記憶し、このデータは４ビツトに対応した４本
の出力ラインM1〜M4で読み出される。メモリ１
１からのデータ読み出しはのこぎり波VAの周期
θsと同一のクロツクでなされる。即ち、カウンタ
１８によるアドレス指定で順次に行われる。 ２３及び２４は制御パルス列を得るための第１
及び第２のAND回路であり、第１のAND回路の
一方の入力端子はコンパレータ１９に接続され、
他方の入力端子はメモリ２２の第１の出力ライン
M1に接続され、第２のAND回路２４の一方の入
力端子はコンパレータ１９に接続され、他方の入
力端子はメモリ２２の第２の出力ラインM2に接
続されている。第６図のM1〜M4の出力はθs＝20
度の各区画期間に於いて低レベルＬ又は高レベル
Ｈの出力を送出する。従つて、第６図のコンパレ
ータ１９の出力VPとメモリ出力M1及びM2との論
理積をAND回路２３，２４で求めると、第６図
の第１及び第２の制御パルス列V1，V2が得られ
る。第１及び第２の制御パルス列V1及びV2は、
VPで示す単位矩形波に基づいて得られたもので
あるから、単位矩形波を配列させたパルス列であ
る。 第５図のトランジスタQ1，Q2，Q3及びQ4はブ
リツジインバータを構成し、直流電源Ｅの電圧を
断続する。第１のAND回路２３の出力はトラン
ジスタQ1及びQ4のベースに結合され、第２の
ANDゲート２４の出力はトランジスタQ2及びQ3
のベースに結合されているので、第６図の制御パ
ルス列V1及びV2に応答して、出力端子２５，２
６間に第６図でV0で示す出力電圧が得られる。
出力電圧V0を平滑回路又は負荷自身の平滑作用
により、正弦波に近似した波形にすることが出来
る。 メモリ２２の出力ラインM3は、制御電圧入力
端子２０のラインの抵抗２７に並列接続されたト
ランジスタ２８のベースに結合されている。この
ため、メモリ出力ラインM3から第６図に示すよ
うな出力が順に発生すると、これに応じてトラン
ジスタ２８がオンオフし、制御電圧VRの値が変
化する。従つて、特定位置の出力パルスの幅を変
えることが可能になる。尚、制御電圧VRを変え
る必要のない場合には、メモリ出力ラインM3の
値は常に一定に保たれる。 第５図の回路は、コンパレータ１９を有してい
るので、制御電圧VRを変化させることにより、
出力電圧V0の大きさを調整することが出来る。
第７図はこの電圧調整を示すものであり、第７図
Ａののこぎり波VAの最も上まで制御電圧VRが移
動すると、第７図Ｂの出力電圧V0が得られ、VR
がVAの中間に位置すれば、第７図Ｃの出力電圧
V0が得られる。第７図ＢとＣとの比較から明ら
かなように、最大の出力電圧の場合には２つの単
位矩形波の集合波が含まれ、これよりも出力電圧
を下げると、集合波は２つの単位矩形波に分割さ
れる。第７図Ｃは各単位矩形波の立上り位相を固
定し、立ち下り位相を制御する場合の出力を示
し、第７図Ｄは各単位矩形波の立上り位相を固定
し、立上り位相を制御する場合の出力を示す。第
７図Ｄの立下り位相を固定する方式によつても、
立上り位相層を固定する方式と全く同様な作用効
果を得ることが出来る。 上述から明らかな如く、本実施例には次の利点
がある。 (a) 第６図V1 V2に示す如く、単位矩形波を配列
させることにより、制御パルス列を形成してい
るので、制御パルス列を容易に得ることが出来
る。 (b) 単位矩形波の立上り時点の相互間隔が単位間
隔θsの整数倍に設定されているため、制御パル
ス列の形成及びインバータのスイツチング制御
が容易になる。 (c) 各単位矩形波の立上り位相は出力電圧、出力
周波数に無関係に常に一定であり且つ立上り時
点の相互間隔がθsの整数倍であるので、立ち上
がり位相を極めて普遍的なデジタル技術、又は
アナログ技術によつて極めて容易に設定するこ
とが可能である。また立ち上がり以後のパルス
幅の制御も容易であり、出力電圧V0を波形を
変えずに調整することが出来る。 (d) 本実施例では入力端子１１にインバータ電源
Ｅの直流電圧を供給するように構成しているの
で、インバータ入力電圧の変動によるインバー
タ出力電圧の変動を制限することが出来る。即
ち、入力電圧が例えば低下すると、積分コンデ
ンサ１４の入力電圧も低下し、第６図に示すの
こぎり波VAの傾斜がゆるくなる。この結果、
インバータ出力電圧のパルス幅が広くなる。し
かし、入力電圧が低下し出力パルスの振幅が小
さくなつているので、出力パルスの面積はほぼ
一定に保たれ、出力電圧の変動及び高調波成分
の変動が実質的に生じない。このような動作
は、インバータ電源Ｅが脈動電圧を供給する場
合に於いても生じる。従つて、入力電圧の脈動
を含めた電圧変動が出力側に現われないという
大きな利点がある。 (e) メモリ出力ラインM3によつて制御電圧VRの
レベルを切換えて特定パルスの幅を制御するこ
とが出来るので、正弦波近似性を高める制御を
容易に達成することができる。 変形例 以上、本発明の実施例について述べたが、本発
明はこれに限定されるものでなく、例えば次のよ
うな変形が可能なものである。 (A) 第５図に於いて、制御電圧入力端子２０から
コンパレータ１９に供給する電圧VRを一定基
準電圧とし、入力端子１１から供給する電圧を
出力電圧指示電圧としてもよい。即ち、第６図
ののこぎり波VAの傾きを出力電圧に応じて変
化させ、インバータ出力パルスの幅を変えるよ
うにしてもよい。 (B) 端子１１又は２０の電圧をインバータの出力
電圧の検出に基づいて供給し、閉ループ制御と
してもよい。 (C) コンパレータ１９の出力VPのパルス列から
選択された単位矩形波のみパルス幅を変化さ
せ、波形近似性を改善してもよい。
第１図は従来の変換方式に於ける特定電圧波形
とこれを得るための制御パルス列を示す波形図、
第２図は第１図の制御パルス列を形成するための
方法を示す波形図、第３図は本発明の実施例に係
わる変換方式に於ける特定電圧波形と制御パルス
列とを示す波形図、第４図は第３図の制御パルス
列を得るための原理を示す波形図、第５図は本発
明の実施例に係わる変換装置を示す回路、第６図
は第５図の各部の状態を示す波形図、第７図は出
力電圧の調整を示す波形図である。 ７…特定電圧波形、８…制御パルス列、２１…
単位矩形波発生回路、２２…メモリ、２３，２４
…AND回路、Ｅ…直流電源、Q1〜Q4…トランジ
スタ。
とこれを得るための制御パルス列を示す波形図、
第２図は第１図の制御パルス列を形成するための
方法を示す波形図、第３図は本発明の実施例に係
わる変換方式に於ける特定電圧波形と制御パルス
列とを示す波形図、第４図は第３図の制御パルス
列を得るための原理を示す波形図、第５図は本発
明の実施例に係わる変換装置を示す回路、第６図
は第５図の各部の状態を示す波形図、第７図は出
力電圧の調整を示す波形図である。 ７…特定電圧波形、８…制御パルス列、２１…
単位矩形波発生回路、２２…メモリ、２３，２４
…AND回路、Ｅ…直流電源、Q1〜Q4…トランジ
スタ。
Claims (1)
- 【特許請求の範囲】 １ 直流電圧を特定電圧波形に変換するための装
置であり、 単位矩形波を一定の周期で順次に送出するよう
に形成され且つ前記単位矩形波のパルス幅を変え
る手段を有している彫位矩形波発生回路と、 前記特定電圧波形の積分波形とほぼ等しい積分
波形が得られるように前記単位矩形波を分布させ
た制御パルス列を得るためのデジタル信号を予め
記憶しているメモリと、 前記単位矩形波発生回路の出力と前記メモリか
ら得られたデジタル信号とに基づいて前記制御パ
ルス列を送出する論理回路と、 前記論理回路から送出された前記制御パルス列
に応答して前記直流電圧を断続するスイツチング
回路と、 前記特定電圧波形の電圧を変える時に前記単位
矩形波発生回路の前記パルス幅を変える手段を制
御する手段と から成る直流を任意の電圧波形に変換する装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7680083A JPS59202706A (ja) | 1983-04-30 | 1983-04-30 | 直流を任意の電圧波形に変換する装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7680083A JPS59202706A (ja) | 1983-04-30 | 1983-04-30 | 直流を任意の電圧波形に変換する装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59202706A JPS59202706A (ja) | 1984-11-16 |
| JPH0465564B2 true JPH0465564B2 (ja) | 1992-10-20 |
Family
ID=13615716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7680083A Granted JPS59202706A (ja) | 1983-04-30 | 1983-04-30 | 直流を任意の電圧波形に変換する装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59202706A (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55157068A (en) * | 1979-05-24 | 1980-12-06 | Nec Corp | Analog signal generator |
| JPS55159625A (en) * | 1979-05-30 | 1980-12-11 | Nec Corp | Pulse width modulating circuit |
| JPS561604A (en) * | 1979-06-18 | 1981-01-09 | Matsushita Electric Ind Co Ltd | Pulse duration modulating amplifier |
| JPS5671965A (en) * | 1979-11-19 | 1981-06-15 | Nec Corp | Semiconductor device |
-
1983
- 1983-04-30 JP JP7680083A patent/JPS59202706A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59202706A (ja) | 1984-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3581212A (en) | Fast response stepped-wave switching power converter circuit | |
| JPH0437669B2 (ja) | ||
| US4914396A (en) | PWM waveform generator | |
| JPH0634587B2 (ja) | 電圧形インバータ装置 | |
| JPH0465564B2 (ja) | ||
| US4620162A (en) | Tunable triangle wave generator with two-phase sinusoidal outputs | |
| JPS5943912B2 (ja) | 多相交流インバ−タ | |
| JPH0561871B2 (ja) | ||
| EP0457807B1 (en) | Waveform generation and control | |
| JPS60200773A (ja) | インバ−タ制御装置 | |
| JPH074066B2 (ja) | ３相インバータの制御回路 | |
| JPH0426244B2 (ja) | ||
| JP2575633B2 (ja) | 多重化ｐｗｍインバ−タ | |
| AU640367B2 (en) | Waveform generation and control | |
| JPS624950B2 (ja) | ||
| JPS6074972A (ja) | 同期式ｐｗｍインバ−タの基準信号作成回路 | |
| JPH0732606B2 (ja) | 電流形インバ−タの制御装置 | |
| JPH0447553B2 (ja) | ||
| Lazić et al. | Generating driving signals for three phases inverter by digital timing functions | |
| JPS6051790U (ja) | インバ−タ制御回路 | |
| JP2710661B2 (ja) | Ｐｗｍインバータの制御装置 | |
| JP2718252B2 (ja) | 電源装置 | |
| JPH0793822B2 (ja) | パルス幅変調インバ−タ | |
| JP2022038475A (ja) | 演算装置、制御システム及び演算方法 | |
| JPS6337594B2 (ja) |