JPH0466094B2 - - Google Patents
Info
- Publication number
- JPH0466094B2 JPH0466094B2 JP10531085A JP10531085A JPH0466094B2 JP H0466094 B2 JPH0466094 B2 JP H0466094B2 JP 10531085 A JP10531085 A JP 10531085A JP 10531085 A JP10531085 A JP 10531085A JP H0466094 B2 JPH0466094 B2 JP H0466094B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- pattern
- mask
- section
- mask plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
この発明は、半導体装置製造用のマスク板、特
にフアセツトカツト部形成に有効なマスク板に関
する。
にフアセツトカツト部形成に有効なマスク板に関
する。
(ロ) 従来の技術
一般に、半導体ウエハにおいて、各層や電極を
形成する工程、あるいは搬送過程で、取扱い上、
ピンセツトでつまむ場合がある。この場合、箇所
をかまわずつまむと、ウエハ表面を傷つけるおそ
れがある。そこで、第３図に示すように、ウエハ
１のオリエンテーシヨンフラツト２から内側に予
めフアセツトカツト部（カツトゾーン）３を形成
し、テストではアウトとなるようにする。ウエハ
１を取扱う時は、フアセツトカツト部３をピンセ
ツトでつまむことになる。このフアセツトカツト
部３を形成するのに、従来は第２図に示すよう
に、正常なパターン形成用のパターン部４を有す
るガラス板５の下方にパターン形成すべきウエハ
１を配設し、オリエンテーシヨンフラツト２を含
むウエハ１の端部にプラスチツク板６を被せ、露
光時にこの部分に光が当たらないようにしてい
た。
形成する工程、あるいは搬送過程で、取扱い上、
ピンセツトでつまむ場合がある。この場合、箇所
をかまわずつまむと、ウエハ表面を傷つけるおそ
れがある。そこで、第３図に示すように、ウエハ
１のオリエンテーシヨンフラツト２から内側に予
めフアセツトカツト部（カツトゾーン）３を形成
し、テストではアウトとなるようにする。ウエハ
１を取扱う時は、フアセツトカツト部３をピンセ
ツトでつまむことになる。このフアセツトカツト
部３を形成するのに、従来は第２図に示すよう
に、正常なパターン形成用のパターン部４を有す
るガラス板５の下方にパターン形成すべきウエハ
１を配設し、オリエンテーシヨンフラツト２を含
むウエハ１の端部にプラスチツク板６を被せ、露
光時にこの部分に光が当たらないようにしてい
た。
(ハ) 発明が解決しようとする問題点
上記した従来技術によるフアセツトカツト部の
形成では、オリエンテーシヨンフラツト近傍にプ
ラスチツク板を被せるのみであるから、非露光
幅、つまりカツト幅が一定せず、必要以上にフア
セツトカツト部の幅を大きくしたり、逆にその幅
が狭く、時にはチツプの一部をカツトすることに
なり、本来不合格であるべきものが、テストして
も合格となるものがあつた。
形成では、オリエンテーシヨンフラツト近傍にプ
ラスチツク板を被せるのみであるから、非露光
幅、つまりカツト幅が一定せず、必要以上にフア
セツトカツト部の幅を大きくしたり、逆にその幅
が狭く、時にはチツプの一部をカツトすることに
なり、本来不合格であるべきものが、テストして
も合格となるものがあつた。
この発明は、上記に鑑み、ウエハのフアセツト
カツト部の幅を一定となし得る半導体装置製造用
のマスク板を提供することを目的としている。
カツト部の幅を一定となし得る半導体装置製造用
のマスク板を提供することを目的としている。
(ニ) 問題点を解決するための手段及び作用
この発明のマスク板は、半導体ウエハに所要の
パターンを形成するためのパターン部と、このパ
ターン部に隣接して設けられる帯状の透明部と、
この透明部の前記パターン部とは反対側に隣接し
て設けられるマスク部とから構成されている。
パターンを形成するためのパターン部と、このパ
ターン部に隣接して設けられる帯状の透明部と、
この透明部の前記パターン部とは反対側に隣接し
て設けられるマスク部とから構成されている。
このマスク板を用いて半導体ウエハにパターン
を形成する場合に、透明部よりウエハ表面が目視
でき、マスク部にウエハのオリエンテーシヨンフ
ラツトを合わせると、常に一定幅のフアセツトカ
ツト部を持つウエハが得られる。
を形成する場合に、透明部よりウエハ表面が目視
でき、マスク部にウエハのオリエンテーシヨンフ
ラツトを合わせると、常に一定幅のフアセツトカ
ツト部を持つウエハが得られる。
(ホ) 実施例
以下、実施例により、この発明をさらに詳細に
説明する。
説明する。
第１図は、この発明の一実施例を示すマスク板
の平面図である。同図において、マスク板１０
は、ガラス板１１上に、ウエハに通常の層を形成
するためのパターンが描かれたパターン部１２
と、このパターン部１２に隣接したて設けられる
帯状の透明（白抜き）部１３、さらにこの透明部
１３の外側（パターン部１２とは反対側）に隣接
して、帯状のマスク（黒ベタ）部１４が形成され
て構成されている。
の平面図である。同図において、マスク板１０
は、ガラス板１１上に、ウエハに通常の層を形成
するためのパターンが描かれたパターン部１２
と、このパターン部１２に隣接したて設けられる
帯状の透明（白抜き）部１３、さらにこの透明部
１３の外側（パターン部１２とは反対側）に隣接
して、帯状のマスク（黒ベタ）部１４が形成され
て構成されている。
次に、このマスク板１０を用いてウエハ製造の
フアースト工程処理をなす場合を説明する。
フアースト工程処理をなす場合を説明する。
ウエハ１をマスク板１０の下方で移動させ、透
明部１３の上方から目視により、ウエハ１のオリ
エンテーシヨンフラツト２をマスク部１４の端縁
１４ａに合わせる。そして、マスク板１０の上方
より光を投射する。これにより、ウエハ１はオリ
エンテーシヨンフラツト２より透明部１３の幅ｔ
だけカツトされ、常に一定幅のフアセツトカツト
部（アウトゾーン）３が形成される。
明部１３の上方から目視により、ウエハ１のオリ
エンテーシヨンフラツト２をマスク部１４の端縁
１４ａに合わせる。そして、マスク板１０の上方
より光を投射する。これにより、ウエハ１はオリ
エンテーシヨンフラツト２より透明部１３の幅ｔ
だけカツトされ、常に一定幅のフアセツトカツト
部（アウトゾーン）３が形成される。
フアースト工程以後のウエハ１の位置決めは、
フアスート工程でパターン部１２によつてウエハ
１中に形成される位置決めチツプを用いることに
より、精度良くなすことができ、従つて以後の工
程では、フアセツトカツト部３の幅が変化するこ
とはない。
フアスート工程でパターン部１２によつてウエハ
１中に形成される位置決めチツプを用いることに
より、精度良くなすことができ、従つて以後の工
程では、フアセツトカツト部３の幅が変化するこ
とはない。
(ヘ) 発明の効果
この発明によれば、マスク板のパターン部とマ
スク部の間に帯状の透明部を設けているので、こ
の透明部よりウエハを目視しながら、ウエハの位
置決めが出来るので、ウエハのフアセツトカツト
部を常に一定幅とすることができ、得られたチツ
プに不良を出したり、不必要にアウトとするのを
防止できる。特に、マスクでカツトするので、チ
ツプを分断する態様でカツトされることはなく、
歩溜りが向上する。
スク部の間に帯状の透明部を設けているので、こ
の透明部よりウエハを目視しながら、ウエハの位
置決めが出来るので、ウエハのフアセツトカツト
部を常に一定幅とすることができ、得られたチツ
プに不良を出したり、不必要にアウトとするのを
防止できる。特に、マスクでカツトするので、チ
ツプを分断する態様でカツトされることはなく、
歩溜りが向上する。
第１図は、この発明の一実施例を示すマスク板
の平面図、第２図は、従来のウエハのフアセツト
カツト部の形成を説明するための平面図、第３図
は、ウエハの平面図である。 １……ウエハ、２……オリエンテーシヨンフラ
ツト、３……フアセツトカツト部、１０……マス
ク板、１１……ガラス板、１２……パターン部、
１３……透明部、１４……マスク部。
の平面図、第２図は、従来のウエハのフアセツト
カツト部の形成を説明するための平面図、第３図
は、ウエハの平面図である。 １……ウエハ、２……オリエンテーシヨンフラ
ツト、３……フアセツトカツト部、１０……マス
ク板、１１……ガラス板、１２……パターン部、
１３……透明部、１４……マスク部。
Claims (1)
- １ 半導体ウエハに所要のパターンを形成させる
ためのパターン部と、このパターン部に隣接して
設けられる帯状の透明部と、この透明部の前記パ
ターン部とは反対側に隣接して設けられるマスク
部とからなる半導体装置製造用のマスク板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60105310A JPS61263124A (ja) | 1985-05-16 | 1985-05-16 | 半導体装置製造用のマスク板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60105310A JPS61263124A (ja) | 1985-05-16 | 1985-05-16 | 半導体装置製造用のマスク板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61263124A JPS61263124A (ja) | 1986-11-21 |
| JPH0466094B2 true JPH0466094B2 (ja) | 1992-10-22 |
Family
ID=14404129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60105310A Granted JPS61263124A (ja) | 1985-05-16 | 1985-05-16 | 半導体装置製造用のマスク板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61263124A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003022987A (ja) | 2001-07-09 | 2003-01-24 | Sanyo Electric Co Ltd | 化合物半導体装置の製造方法 |
-
1985
- 1985-05-16 JP JP60105310A patent/JPS61263124A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61263124A (ja) | 1986-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2652015B2 (ja) | 半導体装置 | |
| US5716889A (en) | Method of arranging alignment marks | |
| JPH0329310A (ja) | 半導体ウェハ | |
| US5943587A (en) | Method for making offset alignment marks | |
| JPH0466094B2 (ja) | ||
| US7601485B2 (en) | Exposure method | |
| JPH05326696A (ja) | 半導体ウエハー | |
| JPH0393251A (ja) | 半導体装置およびその製造方法 | |
| KR100261164B1 (ko) | 오버레이 측정 타겟 및 이의 제조방법 | |
| JPH02278781A (ja) | 半導体レーザダイオード | |
| JPS6151845A (ja) | 半導体装置の切断方法 | |
| JPH0645690A (ja) | 半導体レーザの製造方法 | |
| JPS6118955A (ja) | レテイクルマスク | |
| JPH11195667A (ja) | ボンディング用パッド及びホトマスクのアライメント方法 | |
| JPH01287937A (ja) | フィルムキャリアテープ | |
| JPS61263117A (ja) | 半導体装置製造用のマスク板 | |
| JPS6243130A (ja) | 半導体装置の製造方法 | |
| KR0149189B1 (ko) | 웨이퍼와 마스크의 자동정렬방법 | |
| JPH039327Y2 (ja) | ||
| JPS59144126A (ja) | 半導体装置の製造方法 | |
| KR0186077B1 (ko) | 반도체 웨이퍼의 주변노광용 마스크 및 이를 이용한 주변노광방법 | |
| KR960001367Y1 (ko) | 패턴 마스크 구조 | |
| JPH021106A (ja) | パターン形成方法 | |
| JPS62113424A (ja) | 半導体装置製造用基板 | |
| JPS63136543A (ja) | 半導体装置 |