JPH0466097B2 - - Google Patents
Info
- Publication number
- JPH0466097B2 JPH0466097B2 JP60117103A JP11710385A JPH0466097B2 JP H0466097 B2 JPH0466097 B2 JP H0466097B2 JP 60117103 A JP60117103 A JP 60117103A JP 11710385 A JP11710385 A JP 11710385A JP H0466097 B2 JPH0466097 B2 JP H0466097B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- layer
- film
- heat treatment
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、特に
多層レジスト法において、下層レジストの平坦化
と、上層レジストのパターニング時における下地
膜の反射の影響を防止できるレジストパターンの
形成方法に関する。
多層レジスト法において、下層レジストの平坦化
と、上層レジストのパターニング時における下地
膜の反射の影響を防止できるレジストパターンの
形成方法に関する。
従来、この種の多層レジスト法は、下層レジス
トを平坦にするために、段差の３倍以上の膜厚を
塗布しなければならず、また、下地膜の光の反射
の影響をなくすため、反射防止膜や吸光剤を添加
する必要がある。
トを平坦にするために、段差の３倍以上の膜厚を
塗布しなければならず、また、下地膜の光の反射
の影響をなくすため、反射防止膜や吸光剤を添加
する必要がある。
上述した従来の方法は、下層レジストの平坦性
が悪いため、一般に段差の３倍以上も厚く塗布し
なければならず、微細パターンの形成がむずかし
くなり、また、下地膜や段差の影響で上層レジス
トのパターン形成においてくひれ等の発生を防止
するため、段差を有する基板にあらかじめ反射防
止膜の塗布するとか、又は下層レジストに吸光剤
の添加が必要であるなどの欠点を有していた。
が悪いため、一般に段差の３倍以上も厚く塗布し
なければならず、微細パターンの形成がむずかし
くなり、また、下地膜や段差の影響で上層レジス
トのパターン形成においてくひれ等の発生を防止
するため、段差を有する基板にあらかじめ反射防
止膜の塗布するとか、又は下層レジストに吸光剤
の添加が必要であるなどの欠点を有していた。
本発明は、上述した欠点を除去し、下層レジス
トの膜厚を極端に厚くすることなく、また下層レ
ジスト膜に吸光剤を添加することもなく、また反
射防止膜の塗布工程も必要もなく、多層レジスト
法で微細レジストパターンが形成できる半導体装
置の製造方法を提供することを目的とする。
トの膜厚を極端に厚くすることなく、また下層レ
ジスト膜に吸光剤を添加することもなく、また反
射防止膜の塗布工程も必要もなく、多層レジスト
法で微細レジストパターンが形成できる半導体装
置の製造方法を提供することを目的とする。
本発明の半導体装置の製造方法は、多層レジス
ト法を用いて微細なレジストパターンを形成する
半導体装置の製造方法において、下層レジストと
してノボラツク樹脂系のレジストを塗布する工程
と、350nm〜450nmの波長の光を照射する工程
と、その後熱処理をほどこす工程とを含んで構成
される。
ト法を用いて微細なレジストパターンを形成する
半導体装置の製造方法において、下層レジストと
してノボラツク樹脂系のレジストを塗布する工程
と、350nm〜450nmの波長の光を照射する工程
と、その後熱処理をほどこす工程とを含んで構成
される。
次に、本発明について図面を参照して説明す
る。
る。
第１図ａ〜ｆは、本発明の一実施例の縦断面図
である。
である。
まず、第１図ａに示す段差を有する半導体基板
１上に第１図ｂに示すように、1μm〜2μm厚のノ
ボラツク樹脂系の下層レジスト２を塗布し、
350nm〜450nmの波長のUV照射３を行い、その
後150℃〜200℃の熱処理を行うと、第１図ｃの様
に平坦な下層レジスト４ができる。
１上に第１図ｂに示すように、1μm〜2μm厚のノ
ボラツク樹脂系の下層レジスト２を塗布し、
350nm〜450nmの波長のUV照射３を行い、その
後150℃〜200℃の熱処理を行うと、第１図ｃの様
に平坦な下層レジスト４ができる。
次に第１図ｄに示すように中間層（SiO2等）
５を形成し、その上に0.5μm以下の厚さの上層レ
ジスト６を塗布し、第１図ｅに示すように、パタ
ーニングを行う。次いで、そのレジストパターン
６をマスクとして、中間層５をエツチングする。
５を形成し、その上に0.5μm以下の厚さの上層レ
ジスト６を塗布し、第１図ｅに示すように、パタ
ーニングを行う。次いで、そのレジストパターン
６をマスクとして、中間層５をエツチングする。
次に、上層レジスト６と中間層をマスクとし
て、下層レジスト４をO2RIEを用いてエツチング
すると、第１図ｆに示すような微細なパターンを
段差上に形成することができる。
て、下層レジスト４をO2RIEを用いてエツチング
すると、第１図ｆに示すような微細なパターンを
段差上に形成することができる。
以上の工程において、ノボラツク樹脂系の樹脂
は塗布後UV照射を行うとレジストの結合に変化
を来し次の熱処理で動き易くなる。このUV照射
後の熱処理により膜厚は薄くても移動により平坦
化され、それに加えて光の透過率をさげることが
出来、上層レジストのパターン化に際し、下地膜
や段差の影響を防止できる。
は塗布後UV照射を行うとレジストの結合に変化
を来し次の熱処理で動き易くなる。このUV照射
後の熱処理により膜厚は薄くても移動により平坦
化され、それに加えて光の透過率をさげることが
出来、上層レジストのパターン化に際し、下地膜
や段差の影響を防止できる。
以上説明したように本発明は、下層レジストに
ノボラツク樹脂系のレジストを使用し、350nm〜
450nmの波長のUV照射を行い、熱処理をするこ
とにより、膜が薄くても下層レジストの平坦化が
容易であり、かつ、上層レジストをパターニング
する上での下地膜や段差の影響を防止でき、微細
パターンの形成が正確でかつ容易となるという効
果が得られる。
ノボラツク樹脂系のレジストを使用し、350nm〜
450nmの波長のUV照射を行い、熱処理をするこ
とにより、膜が薄くても下層レジストの平坦化が
容易であり、かつ、上層レジストをパターニング
する上での下地膜や段差の影響を防止でき、微細
パターンの形成が正確でかつ容易となるという効
果が得られる。
第１図ａ〜ｆは本発明の一実施例の縦断面図で
ある。 １……半導体基板、２……塗布後の下層レジス
ト、３……UV照射、４……熱処理後の下層レジ
スト、５……中間層（SiO2）、６……上層レジス
ト。
ある。 １……半導体基板、２……塗布後の下層レジス
ト、３……UV照射、４……熱処理後の下層レジ
スト、５……中間層（SiO2）、６……上層レジス
ト。
Claims (1)
- １ 多層レジスト法を用いて、微細なレジストパ
ターンを形成する半導体装置の製造方法におい
て、下層レジストとしてノボラツク樹脂系のレジ
ストを塗布する工程と、350nm〜450nmの波長の
光を照射する工程と、その後熱処理をほどこす工
程とを含むことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60117103A JPS61276221A (ja) | 1985-05-30 | 1985-05-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60117103A JPS61276221A (ja) | 1985-05-30 | 1985-05-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61276221A JPS61276221A (ja) | 1986-12-06 |
| JPH0466097B2 true JPH0466097B2 (ja) | 1992-10-22 |
Family
ID=14703474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60117103A Granted JPS61276221A (ja) | 1985-05-30 | 1985-05-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61276221A (ja) |
-
1985
- 1985-05-30 JP JP60117103A patent/JPS61276221A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61276221A (ja) | 1986-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0466097B2 (ja) | ||
| JPS6148771B2 (ja) | ||
| JPH0244140B2 (ja) | ||
| JPS6130278Y2 (ja) | ||
| JPS61181132A (ja) | パタ−ン化層形成法 | |
| JPH03250619A (ja) | パターン形成方法 | |
| JPS613489A (ja) | 半導体装置の製造方法 | |
| JPS60110124A (ja) | 微細パタ−ン加工方法 | |
| JPS62247523A (ja) | 半導体装置の製造方法 | |
| JPS6154629A (ja) | フオト・レジストパタ−ンの形成方法 | |
| JPH02244663A (ja) | リードフレームの製造方法 | |
| JPH0582438A (ja) | 半導体装置の製造方法 | |
| JPS636557A (ja) | 微細パタ−ン形成方法 | |
| JPS63115337A (ja) | フオトレジストの処理方法 | |
| JPH0294439A (ja) | 半導体装置の製造方法 | |
| JPS63316437A (ja) | フォトレジストパタ−ンの形成方法 | |
| JPH0410217B2 (ja) | ||
| JPH0685083B2 (ja) | パタ−ン形成方法 | |
| JPS62117342A (ja) | 多層配線構造の形成方法 | |
| JPH02168612A (ja) | 半導体装置の製造方法 | |
| JPS6126221A (ja) | 半導体装置等の製造方法 | |
| JPS63288020A (ja) | 電極作成方法 | |
| JPS61271838A (ja) | 半導体装置の製造方法 | |
| JPS59163828A (ja) | 微細パタ−ンの形成方法 | |
| JPH01123435A (ja) | 半導体装置の製造方法 |