JPH0582438A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0582438A JPH0582438A JP3238532A JP23853291A JPH0582438A JP H0582438 A JPH0582438 A JP H0582438A JP 3238532 A JP3238532 A JP 3238532A JP 23853291 A JP23853291 A JP 23853291A JP H0582438 A JPH0582438 A JP H0582438A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist film
- semiconductor substrate
- layer
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】３層レジストプロセスにおいて半導体基板表面
からの反射光の影響を低減する。 【構成】半導体基板表面の平坦化を行なう第１層塗布膜
３及び第１層塗布膜エッチング時にマスクとなる第２層
塗布膜４形成時に高濃度に染料を含む材料を使用する。
からの反射光の影響を低減する。 【構成】半導体基板表面の平坦化を行なう第１層塗布膜
３及び第１層塗布膜エッチング時にマスクとなる第２層
塗布膜４形成時に高濃度に染料を含む材料を使用する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
かかり特に三層レジストプロセスに関する。
かかり特に三層レジストプロセスに関する。
【０００２】
【従来の技術】従来の半導体装置の製造方法を図２に示
す。下層配線１０上に層間膜６を形成し、その上にアル
ミ膜２を形成した半導体基板１上に、下層レジスト膜７
を形成し、ハードベーク、ＵＶキュア等の方法でその上
層のスピンオングラスＳＯＧ膜８形成時にかかる熱に耐
えられる様にかためる。次にＳＯＧ膜８を形成し、その
上に上層レジスト膜９を形成し、フォトリソグラフィー
技術を用いて上層レジスト膜９を所望のパターンにパタ
ーニングした後、上層レジスト膜９をマスクにＳＯＧ膜
８を反応性イオンエッチング法を用いてエッチングする
（図２の（Ａ））。次に上層レジスト膜９を除去した
後、ＳＯＧ膜８をマスクに下層レジスト膜７を反応性イ
オンエッチング法を用いてエッチングする（図２の
（Ｂ））。次にＳＯＧ膜を除去した後、下層レジスト膜
７をマスクにアルミ膜２をエッチング（図２の（Ｃ））
し、その後下層レジスト膜７を除去する（図２の
（Ｄ））。
す。下層配線１０上に層間膜６を形成し、その上にアル
ミ膜２を形成した半導体基板１上に、下層レジスト膜７
を形成し、ハードベーク、ＵＶキュア等の方法でその上
層のスピンオングラスＳＯＧ膜８形成時にかかる熱に耐
えられる様にかためる。次にＳＯＧ膜８を形成し、その
上に上層レジスト膜９を形成し、フォトリソグラフィー
技術を用いて上層レジスト膜９を所望のパターンにパタ
ーニングした後、上層レジスト膜９をマスクにＳＯＧ膜
８を反応性イオンエッチング法を用いてエッチングする
（図２の（Ａ））。次に上層レジスト膜９を除去した
後、ＳＯＧ膜８をマスクに下層レジスト膜７を反応性イ
オンエッチング法を用いてエッチングする（図２の
（Ｂ））。次にＳＯＧ膜を除去した後、下層レジスト膜
７をマスクにアルミ膜２をエッチング（図２の（Ｃ））
し、その後下層レジスト膜７を除去する（図２の
（Ｄ））。
【０００３】
【発明が解決しようとする課題】従来の半導体装置の製
造方法は、下層レジスト膜により平坦化されているた
め、上層レジスト膜の膜厚差は小さいが、下層レジスト
膜の光吸収率が低いため半導体基板表面からの反射光と
入射光の干渉により光強度が変動するという問題があっ
た。
造方法は、下層レジスト膜により平坦化されているた
め、上層レジスト膜の膜厚差は小さいが、下層レジスト
膜の光吸収率が低いため半導体基板表面からの反射光と
入射光の干渉により光強度が変動するという問題があっ
た。
【０００４】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、段差の有る半導体基板表面に染料入り塗布膜
を形成し、その上部にレジスト膜を形成する工程を有す
る。
造方法は、段差の有る半導体基板表面に染料入り塗布膜
を形成し、その上部にレジスト膜を形成する工程を有す
る。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の第１の実施例の工程の縦断面図であ
る。従来例と同様に下層配線１０の段差が有る半導体基
板１の表面１μｍの厚さのにアルミ膜２を層間絶縁膜６
上に形成した後、染料を１％以上の高濃度に含むレジス
ト膜を第１層膜３として、２μｍの厚さで形成し、ＵＶ
キュアにより２００〜３００℃程度の熱処理に耐えられ
る様に変質させた後、ＳＯＧ膜を第２層塗布膜４として
２０００オングストロームの厚さで形成する。次にレジ
スト膜５を０．８μｍの厚さで形成する（図１）。次に
図２に示すような公知のレジストパターニングを行いア
ルミ膜のエッチングを行なう。
る。図１は本発明の第１の実施例の工程の縦断面図であ
る。従来例と同様に下層配線１０の段差が有る半導体基
板１の表面１μｍの厚さのにアルミ膜２を層間絶縁膜６
上に形成した後、染料を１％以上の高濃度に含むレジス
ト膜を第１層膜３として、２μｍの厚さで形成し、ＵＶ
キュアにより２００〜３００℃程度の熱処理に耐えられ
る様に変質させた後、ＳＯＧ膜を第２層塗布膜４として
２０００オングストロームの厚さで形成する。次にレジ
スト膜５を０．８μｍの厚さで形成する（図１）。次に
図２に示すような公知のレジストパターニングを行いア
ルミ膜のエッチングを行なう。
【０００６】次に本発明の第２の実施例について説明を
行なう。第１の実施例と同様に高濃度に染料を含んだレ
ジスト膜を形成し、ＵＶキュアを用いて固めた後１％以
上の染料入りのＳＯＧ膜を第２層塗布膜４として形成す
る。その後、従来例と同様にレジストのパターニングを
行ないエッチングを行なう。本実施例はＳＯＧ膜にも染
料が入っているため、半導体基板表面からの反射光がよ
り弱められ又、下部レジスト膜とＳＯＧ膜の界面での反
射光の影響も防ぐことが出来る。
行なう。第１の実施例と同様に高濃度に染料を含んだレ
ジスト膜を形成し、ＵＶキュアを用いて固めた後１％以
上の染料入りのＳＯＧ膜を第２層塗布膜４として形成す
る。その後、従来例と同様にレジストのパターニングを
行ないエッチングを行なう。本実施例はＳＯＧ膜にも染
料が入っているため、半導体基板表面からの反射光がよ
り弱められ又、下部レジスト膜とＳＯＧ膜の界面での反
射光の影響も防ぐことが出来る。
【０００７】
【発明の効果】以上説明した様に本発明は、３層レジス
トプロセスにおいて高濃度に染料を含んだ塗布膜を用い
て半導体基板表面の平坦化を行なうことにより半導体基
板表面からの反射光と入射光の干渉による光強度の変動
をおさえられるという効果を有する。
トプロセスにおいて高濃度に染料を含んだ塗布膜を用い
て半導体基板表面の平坦化を行なうことにより半導体基
板表面からの反射光と入射光の干渉による光強度の変動
をおさえられるという効果を有する。
【図１】本発明の実施例を示す縦断面図。
【図２】従来の３層レジストプロセスフローを示す縦断
面図である。
面図である。
１ 半導体基板 ２ アルミ膜 ３ 第１層塗布膜 ４ 第２層塗布膜 ５ レジスト膜 ６ 層間膜 ７ 下層レジスト膜 ８ ＳＯＧ膜 ９ 上層レジスト膜 １０ 下層配線
Claims (1)
- 【請求項１】 三層レジストプロセスにおいて、最上層
のレジスト膜の下層に染料入り材料によって形成される
膜を設けることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3238532A JPH0582438A (ja) | 1991-09-19 | 1991-09-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3238532A JPH0582438A (ja) | 1991-09-19 | 1991-09-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0582438A true JPH0582438A (ja) | 1993-04-02 |
Family
ID=17031653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3238532A Pending JPH0582438A (ja) | 1991-09-19 | 1991-09-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0582438A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5632721A (en) * | 1994-07-29 | 1997-05-27 | Kuan; Yo Mo | Massage apparatus |
-
1991
- 1991-09-19 JP JP3238532A patent/JPH0582438A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5632721A (en) * | 1994-07-29 | 1997-05-27 | Kuan; Yo Mo | Massage apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09251988A (ja) | 中間層の一部を除去する中間層リソグラフィ法 | |
| US5256248A (en) | Method for patterning semiconductor | |
| JP4068190B2 (ja) | 半導体装置の多層配線形成方法 | |
| KR100559641B1 (ko) | 산화막 하드 마스크를 이용한 서브 마이크론 패턴 형성방법 | |
| JPH07226396A (ja) | パターン形成方法 | |
| JPS6148771B2 (ja) | ||
| JP4534763B2 (ja) | 半導体素子の製造方法 | |
| KR0124638B1 (ko) | 반도체장치의 다층배선 형성방법 | |
| KR100309133B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100265989B1 (ko) | 반도체 장치의 폴리실리콘 패턴 형성방법 | |
| JPS61287245A (ja) | 多層配線法 | |
| KR100575871B1 (ko) | 반도체소자의 금속배선콘택 형성방법 | |
| JP2002203780A (ja) | 半導体装置の製造方法 | |
| JPH058856B2 (ja) | ||
| JPH03250619A (ja) | パターン形成方法 | |
| KR950009293B1 (ko) | 식각선택비가 향상된 단층레지스트 패턴 형성방법 | |
| KR100329788B1 (ko) | 반도체소자의본딩패드형성방법 | |
| KR0163087B1 (ko) | 반도체장치의 콘택홀의 형성방법 | |
| JPH0466097B2 (ja) | ||
| JPH05315242A (ja) | 微細レジストパターンの形成方法 | |
| JP2006186275A5 (ja) | ||
| JP2006186020A (ja) | 半導体装置の製造方法 | |
| KR20020052842A (ko) | 플라즈마 애싱을 이용한 포토레지스트패턴 형성방법 | |
| JPH038338A (ja) | 多層配線構造の製造方法 | |
| JPH0527969B2 (ja) |