JPH0466814U - - Google Patents
Info
- Publication number
- JPH0466814U JPH0466814U JP11014690U JP11014690U JPH0466814U JP H0466814 U JPH0466814 U JP H0466814U JP 11014690 U JP11014690 U JP 11014690U JP 11014690 U JP11014690 U JP 11014690U JP H0466814 U JPH0466814 U JP H0466814U
- Authority
- JP
- Japan
- Prior art keywords
- input terminal
- reset signal
- input
- resistor
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims 2
- 230000007257 malfunction Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 101150110971 CIN7 gene Proteins 0.000 description 1
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 1
- 101150110298 INV1 gene Proteins 0.000 description 1
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 1
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
Description
第１図は本考案のリセツト信号入力回路を示す
回路図、第２図は本考案のリセツト信号入力回路
の動作を示す波形図、第３図は従来のリセツト信
号入力回路を示す回路図、第４図は従来のリセツ
ト信号入力回路の動作を示す波形図である。 Ｔｉｎ……入力端子、Ｒｉｎ……入力抵抗、Ｒ
ｐｕ……プルアツプ抵抗、ＩＮＶ１……第１のイ
ンバータ、ＩＮＶ２……第２のインバータ、Ｄ…
…ダイオード、Ｒ……抵抗、Ｃ……容量、Ｖｃｃ
……電源電圧、Ｖｓｓ……接地電圧。
回路図、第２図は本考案のリセツト信号入力回路
の動作を示す波形図、第３図は従来のリセツト信
号入力回路を示す回路図、第４図は従来のリセツ
ト信号入力回路の動作を示す波形図である。 Ｔｉｎ……入力端子、Ｒｉｎ……入力抵抗、Ｒ
ｐｕ……プルアツプ抵抗、ＩＮＶ１……第１のイ
ンバータ、ＩＮＶ２……第２のインバータ、Ｄ…
…ダイオード、Ｒ……抵抗、Ｃ……容量、Ｖｃｃ
……電源電圧、Ｖｓｓ……接地電圧。
Claims (1)
- 【実用新案登録請求の範囲】 入力端子Ｔｉｎと接地電圧Ｖｓｓとの間に接続
されたダイオードＤと、 入力端子Ｔｉｎから奇数段目のインバータＩＮ
Ｖ１と次段のインバータＩＮＶ２との間に接続さ
れた抵抗Ｒと、 前記接地電圧Ｖｓｓと次段インバータＩＮＶ２
の入力ノードとの間に接続された容量Ｃとを有し
、入力端子Ｔｉｎに印加される外来ノイズによる
誤動作を防止することを特徴とするリセツト信号
入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11014690U JP2536648Y2 (ja) | 1990-10-19 | 1990-10-19 | リセット信号入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11014690U JP2536648Y2 (ja) | 1990-10-19 | 1990-10-19 | リセット信号入力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0466814U true JPH0466814U (ja) | 1992-06-12 |
| JP2536648Y2 JP2536648Y2 (ja) | 1997-05-21 |
Family
ID=31857440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11014690U Expired - Lifetime JP2536648Y2 (ja) | 1990-10-19 | 1990-10-19 | リセット信号入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2536648Y2 (ja) |
-
1990
- 1990-10-19 JP JP11014690U patent/JP2536648Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2536648Y2 (ja) | 1997-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0466814U (ja) | ||
| JPH0466815U (ja) | ||
| JPS5816931U (ja) | 三角波発生回路 | |
| JPS583609U (ja) | シヨツク音防止回路 | |
| JPS6375874U (ja) | ||
| JPH0476736U (ja) | ||
| JPS63181026U (ja) | ||
| JPS5949239U (ja) | パワ−オンクリア回路 | |
| JPS60172434U (ja) | 始動時誤動作防止回路 | |
| JPH0469927U (ja) | ||
| JPS6040114U (ja) | ショック音防止回路 | |
| JPS6061823U (ja) | 増幅器 | |
| JPH0467822U (ja) | ||
| JPS58123225A (ja) | トランジスタ回路 | |
| JPH0328826U (ja) | ||
| JPS6349828U (ja) | ||
| JPS62203520U (ja) | ||
| JPH0298526U (ja) | ||
| JPS6355616U (ja) | ||
| JPS61166627U (ja) | ||
| JPS61109232U (ja) | ||
| JPS6030634U (ja) | Ｒｃ発振回路 | |
| JPH01137612U (ja) | ||
| JPS597547U (ja) | リレ−駆動回路 | |
| JPS63119257U (ja) |