JPH0468472A - 論理図入力装置 - Google Patents
論理図入力装置Info
- Publication number
- JPH0468472A JPH0468472A JP2183765A JP18376590A JPH0468472A JP H0468472 A JPH0468472 A JP H0468472A JP 2183765 A JP2183765 A JP 2183765A JP 18376590 A JP18376590 A JP 18376590A JP H0468472 A JPH0468472 A JP H0468472A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- section
- logic
- input
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は論理検証を行う；ｔめの論理図入力装置に関
するものである。
するものである。
従来の論理図入力装置の構成ブロック図を第３図に示す
。図において、（５）は論理図表示部、（６）は論理図
入力部、（７）は論理図入力用シンボルライブラリ部、
（８）は図面データ記憶部、（９）は断線チエツク部で
、この５つの要素から構成されている。
。図において、（５）は論理図表示部、（６）は論理図
入力部、（７）は論理図入力用シンボルライブラリ部、
（８）は図面データ記憶部、（９）は断線チエツク部で
、この５つの要素から構成されている。
次に動作について説明する。
論理図入力部（５）はグラフィック・デイスプレィで構
成さｎており、論理図入力部（６）によって入力された
データを視覚的に表示する機能を自する。
成さｎており、論理図入力部（６）によって入力された
データを視覚的に表示する機能を自する。
この論理図入力部（６）は通常、マウス、キーボード、
デジタイザ等により構成さしており、論理図入力用シン
ボルライブラリ部（７）より必要なシンボルを選択する
機能と図面上の各素子の配線機能を有する。益理図入力
用シンボルライブラリ部（７月ま論理素子の形状、機能
等を記憶しており、論理図表示部（５）、論理図入力部
（６）に対してデータの提供を行う。
デジタイザ等により構成さしており、論理図入力用シン
ボルライブラリ部（７）より必要なシンボルを選択する
機能と図面上の各素子の配線機能を有する。益理図入力
用シンボルライブラリ部（７月ま論理素子の形状、機能
等を記憶しており、論理図表示部（５）、論理図入力部
（６）に対してデータの提供を行う。
図面データ記憶部（８）は論理図入力部（６）によって
入力さｎ Ｌｉ＊理図理水表示部）によって表示さ口て
いる論理図面データの接続情報を記憶する機能を有する
。
入力さｎ Ｌｉ＊理図理水表示部）によって表示さ口て
いる論理図面データの接続情報を記憶する機能を有する
。
断線チエツク部（９）は論理図入力部（６）により実行
命令が入力さ口、図面データ記憶部（８）より接続情報
を抽出して、断線（入力、出力が確定していない素子、
又は配線）を発見し）を場合論理図表示部（５）に誓告
メツセージを出力する機能を有する。
命令が入力さ口、図面データ記憶部（８）より接続情報
を抽出して、断線（入力、出力が確定していない素子、
又は配線）を発見し）を場合論理図表示部（５）に誓告
メツセージを出力する機能を有する。
第２図は第１図の論理図入力装置の論理検証の実行フロ
ーチャートを示す。
ーチャートを示す。
ステップ１０は論理図入力部（６）においで論理図の入
力を行なう。この時、論理図中の各素子に対して論理検
証用プロパティを入力する。
力を行なう。この時、論理図中の各素子に対して論理検
証用プロパティを入力する。
ステップ１１は論理図を論理図入力用シンボルライブラ
リ部（７）によって論理シミュレータ専用の信相線接続
情報（以下ネットリストと呼ぶ）に変換する。
リ部（７）によって論理シミュレータ専用の信相線接続
情報（以下ネットリストと呼ぶ）に変換する。
ステップ１２はシミュレーションを実行するフｔめに必
要となる信号値入力用テストパターン（以下テストパタ
ーンと呼ぶ）を作成する。
要となる信号値入力用テストパターン（以下テストパタ
ーンと呼ぶ）を作成する。
ステップＩｔ、１２によって作成し九ネットリストとテ
ストパターンを入力データとしてシミュレーションを実
行する。
ストパターンを入力データとしてシミュレーションを実
行する。
ステップはステップ１３の結果と期待値を比較すること
により、論理設計ミスを調べる。設計ミスが無けｎば論
理検証は終了する。論理設計ミスが検出さｎた場合はス
テップ１５に進む。
により、論理設計ミスを調べる。設計ミスが無けｎば論
理検証は終了する。論理設計ミスが検出さｎた場合はス
テップ１５に進む。
ステップ１５はステップ１４において論理設計ミスが検
出され】を場合は、論理図入力部で論理図の修正を行い
、再度ステップ１１〜ステツプ１４の順で論理検証を実
行する。
出され】を場合は、論理図入力部で論理図の修正を行い
、再度ステップ１１〜ステツプ１４の順で論理検証を実
行する。
従来の論理図入力装置は以上のように構成さｎてい；ｔ
ので、論理図入力装置には論理設計ミスを発見する機能
が無い７ｔめ、各素子に対するプロパティの設計ミスを
発見する機能が無いため、各素子に対するプロパティの
設定ミス、各素子の方向設定くスの検出が出来ずこｎら
の基本的な論理設計ミスを発見するのにもネットリスト
への夏換作成、テストパターンを入力データとしえシミ
ュレーションの実行が不可欠となり、容易に論理設計ミ
スを発見することが出来ないため、論理検証時間に時間
を要するという問題点があつ’ｒＥｃこの発明は上記の
ような問題点を解決するためになき口たもので、論理図
入力装置に入力信号線抽出部と、出力信号線抽出部と、
信号情報記憶部と、ルールチェック部を設けて基本的な
論理設計ミスを論理図入力装置上で発見して、論理検証
時間を短縮することを目的とする。
ので、論理図入力装置には論理設計ミスを発見する機能
が無い７ｔめ、各素子に対するプロパティの設計ミスを
発見する機能が無いため、各素子に対するプロパティの
設定ミス、各素子の方向設定くスの検出が出来ずこｎら
の基本的な論理設計ミスを発見するのにもネットリスト
への夏換作成、テストパターンを入力データとしえシミ
ュレーションの実行が不可欠となり、容易に論理設計ミ
スを発見することが出来ないため、論理検証時間に時間
を要するという問題点があつ’ｒＥｃこの発明は上記の
ような問題点を解決するためになき口たもので、論理図
入力装置に入力信号線抽出部と、出力信号線抽出部と、
信号情報記憶部と、ルールチェック部を設けて基本的な
論理設計ミスを論理図入力装置上で発見して、論理検証
時間を短縮することを目的とする。
この発明に係る論理図入力装置は、入力信号線抽出部と
、出力信号線抽出部と、信号情報記憶部と、ルールチェ
ック部を設は九ものである。
、出力信号線抽出部と、信号情報記憶部と、ルールチェ
ック部を設は九ものである。
この発明における論理図入力装置は、基本的な論理設計
ミスを論理図入力装置上で発見できるようにしたので、
論理検証時間を短縮出来る。
ミスを論理図入力装置上で発見できるようにしたので、
論理検証時間を短縮出来る。
以下、この発明の一実施例を図について説明する。
第１図はこの発明の一実施例である論理図入力装置の構
成ブロック図で、図において、（１）は入力信号線抽出
部、（２）は出力信号線抽出部、（３）は信号情報記憶
部、（４）はルールチェック部、（５）は論理図表示部
、（６）は論理図入力部、（７）は論理図入力用シンボ
ルライブラリ部、（８月よ図面データ記憶部、（９）は
断線チエツク部、の９のりの要素から構成さｎでいる。
成ブロック図で、図において、（１）は入力信号線抽出
部、（２）は出力信号線抽出部、（３）は信号情報記憶
部、（４）はルールチェック部、（５）は論理図表示部
、（６）は論理図入力部、（７）は論理図入力用シンボ
ルライブラリ部、（８月よ図面データ記憶部、（９）は
断線チエツク部、の９のりの要素から構成さｎでいる。
次ｔこ動作について説明する。
入力信号線抽出部（１）は図面データ記憶部（８）より
各素子の入力信号線名及びその信号線に対するプロパテ
ィを抽出する機能を有し、信号情報記憶部（３）に入力
信号データを書き込む機能を有する。
各素子の入力信号線名及びその信号線に対するプロパテ
ィを抽出する機能を有し、信号情報記憶部（３）に入力
信号データを書き込む機能を有する。
出力信号線抽出部（２）は図面データ記憶部（８）より
各素子の出力信号線名及びその信号線に対するプロパテ
ィを抽出する機能を有し、信号情報記憶部（３）に出力
信号データを書き込む機能を有する。
各素子の出力信号線名及びその信号線に対するプロパテ
ィを抽出する機能を有し、信号情報記憶部（３）に出力
信号データを書き込む機能を有する。
信号情報記憶部（３）は入力信号線抽出部（１）出力信
号線抽出部（２）の信号線抽出部によって抽出されたデ
ータの記憶を行う機能を有し、ルールチェック部（４）
に対してデータの提供をする機能を有する。
号線抽出部（２）の信号線抽出部によって抽出されたデ
ータの記憶を行う機能を有し、ルールチェック部（４）
に対してデータの提供をする機能を有する。
ルールチェック部（４）は信号情報記憶部（３）のデー
タより入力信号線名と出力信号線名を比較する機能を有
し、入力信号線と出力信号線に同一の名前が検出出来な
い場合は、論理素子の方向が間違っていると判断して論
理図表示部（５）にメツセージ或いは、図面上の素子の
色などを変更するなどにより表示する機能を有する。又
、出力信号データの中に同じ信号線名を検出した場合信
号の競合と判断して、その信号線に対する信号強度プロ
パティの比収を行い、信号強度プロパティが同一の場合
は信号強度の設定ミスと判断して、論理図表示部（１）
にメツセージ或いは、図面上の疾手の色などを変更する
などにより表示する機能を有する。
タより入力信号線名と出力信号線名を比較する機能を有
し、入力信号線と出力信号線に同一の名前が検出出来な
い場合は、論理素子の方向が間違っていると判断して論
理図表示部（５）にメツセージ或いは、図面上の素子の
色などを変更するなどにより表示する機能を有する。又
、出力信号データの中に同じ信号線名を検出した場合信
号の競合と判断して、その信号線に対する信号強度プロ
パティの比収を行い、信号強度プロパティが同一の場合
は信号強度の設定ミスと判断して、論理図表示部（１）
にメツセージ或いは、図面上の疾手の色などを変更する
などにより表示する機能を有する。
以上のようにこの弁明によれば、論理図入力装置上で基
本的な論理設計ミスを論理図入力装置上で発見出来るよ
うにしたので、論理検証時間を短縮出来るという効果が
ある。
本的な論理設計ミスを論理図入力装置上で発見出来るよ
うにしたので、論理検証時間を短縮出来るという効果が
ある。
第１図はこの発明の一実施例である論理図入力装置の構
成ブロック図、第２図は第３図の論理検証実行フローチ
ャート、第３図は従来の論理図入力装置の構成ブロック
図である。図において、（１）は入力信号線抽出部、（
２）は出力信号線抽出部、（３）は信号情報記憶部、（
４）はルールチェック部、（５）は論理図表示部、（６
）は論理図入力部、（７）は論理図入力用シンボルライ
ブラリ部、（８）は図面データ記憶部、（９）は断線チ
エツク部を示す。 尚、図中、同一符号は同一、又は相当部分を示す。
成ブロック図、第２図は第３図の論理検証実行フローチ
ャート、第３図は従来の論理図入力装置の構成ブロック
図である。図において、（１）は入力信号線抽出部、（
２）は出力信号線抽出部、（３）は信号情報記憶部、（
４）はルールチェック部、（５）は論理図表示部、（６
）は論理図入力部、（７）は論理図入力用シンボルライ
ブラリ部、（８）は図面データ記憶部、（９）は断線チ
エツク部を示す。 尚、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 論理検証に必要な論理図入力装置において、論理検証用
のルールチェックを行う入力信号抽出部と、出力信号線
抽出部と、信号情報記憶部と、ルールチェック部を備え
たことを特徴とする論理図入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2183765A JPH0468472A (ja) | 1990-07-09 | 1990-07-09 | 論理図入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2183765A JPH0468472A (ja) | 1990-07-09 | 1990-07-09 | 論理図入力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0468472A true JPH0468472A (ja) | 1992-03-04 |
Family
ID=16141579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2183765A Pending JPH0468472A (ja) | 1990-07-09 | 1990-07-09 | 論理図入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0468472A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6757631B2 (en) * | 2001-05-07 | 2004-06-29 | Pioneer Corporation | Method of and apparatus for detecting angular velocity, method of and apparatus for detecting angle, navigation system, program storage device, and computer data signal embodied in carrier wave |
-
1990
- 1990-07-09 JP JP2183765A patent/JPH0468472A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6757631B2 (en) * | 2001-05-07 | 2004-06-29 | Pioneer Corporation | Method of and apparatus for detecting angular velocity, method of and apparatus for detecting angle, navigation system, program storage device, and computer data signal embodied in carrier wave |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03257671A (ja) | 設計取り込みシステム | |
| US20080141205A1 (en) | CAD apparatus, method, and computer product for designing printed circuit board | |
| CN101196953A (zh) | 用于设计印刷电路板的cad装置、方法和计算机产品 | |
| US20080140323A1 (en) | Check support apparatus and computer product | |
| JP6567212B2 (ja) | 等価性検証装置および等価性検証プログラム | |
| US6453276B1 (en) | Method and apparatus for efficiently generating test input for a logic simulator | |
| JPH0468472A (ja) | 論理図入力装置 | |
| JP3214356B2 (ja) | テスト支援装置 | |
| JP3941336B2 (ja) | 論理回路検証装置 | |
| JP2998674B2 (ja) | 設計作業における文書作成支援装置 | |
| JPH04246778A (ja) | 半導体集積回路の配置方式 | |
| JPS6149702B2 (ja) | ||
| JP5799589B2 (ja) | 検証方法及び検証プログラム | |
| JPH10198708A (ja) | 図面検証システム | |
| JP6949441B2 (ja) | ベクタ適正化装置及びベクタ適正化用プログラム | |
| JP2825372B2 (ja) | ハードウェア構造表示装置 | |
| JP2797955B2 (ja) | 期待値照合装置および方法 | |
| JP3696302B2 (ja) | テストベクトル生成方法及び生成装置 | |
| JPH04172563A (ja) | 論理回路検証装置のエラー検出制御方法 | |
| JPH0221279A (ja) | 論理回路検証方法 | |
| JPH0418678A (ja) | 論理回路シミュレーション結果表示方法 | |
| JPH05190810A (ja) | マスクｒｏｍレイアウトパターン検証装置 | |
| JPH113361A (ja) | 論理回路検証装置、論理回路検証方法及び論理回路検証プログラムを格納したコンピュータ読み取り可能な記録媒体 | |
| JPH02236673A (ja) | 論理回路図検証装置 | |
| JP2000155772A (ja) | 指定部品表示方法 |