JPH0637032A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0637032A JPH0637032A JP19186792A JP19186792A JPH0637032A JP H0637032 A JPH0637032 A JP H0637032A JP 19186792 A JP19186792 A JP 19186792A JP 19186792 A JP19186792 A JP 19186792A JP H0637032 A JPH0637032 A JP H0637032A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- semiconductor layer
- impurities
- ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 絶縁性基板上の単結晶、微結晶または多結晶
の半導体層に不純物をイオン注入する工程に特徴を有す
る半導体装置の製造方法に関し、不純物をイオン注入し
た後に高温で熱処理を施す必要がない半導体装置の製造
方法を提供する。 【構成】 絶縁性基板１の上に形成された単結晶、微結
晶または多結晶の半導体層２に不純物イオン４を注入し
てイオン注入領域３ｂを形成する工程において、半導体
層２を昇温した状態で不純物をイオン注入する。この場
合半導体層の昇温を４５０℃以下に抑えて不純物分布の
変動を防ぐことができ、不純物イオンを質量分離し、あ
るいは、質量分離しないで注入することができ、さら
に、イオン注入後の冷却速度を５℃／ｍｉｎ以下にして
配線層の損傷を防ぐことができる。
の半導体層に不純物をイオン注入する工程に特徴を有す
る半導体装置の製造方法に関し、不純物をイオン注入し
た後に高温で熱処理を施す必要がない半導体装置の製造
方法を提供する。 【構成】 絶縁性基板１の上に形成された単結晶、微結
晶または多結晶の半導体層２に不純物イオン４を注入し
てイオン注入領域３ｂを形成する工程において、半導体
層２を昇温した状態で不純物をイオン注入する。この場
合半導体層の昇温を４５０℃以下に抑えて不純物分布の
変動を防ぐことができ、不純物イオンを質量分離し、あ
るいは、質量分離しないで注入することができ、さら
に、イオン注入後の冷却速度を５℃／ｍｉｎ以下にして
配線層の損傷を防ぐことができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方
法、特に、絶縁性基板上の単結晶、微結晶または多結晶
の半導体層に不純物イオンを注入する工程に特徴を有す
る半導体装置の製造方法に関する。
法、特に、絶縁性基板上の単結晶、微結晶または多結晶
の半導体層に不純物イオンを注入する工程に特徴を有す
る半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年の薄膜半導体装置の進歩により低温
で半導体装置の特性を制御する手法の開発が要求されて
いる。また、ＬＣＤ（液晶表示装置）用ＦＥＴ素子とし
て、微結晶あるいは多結晶半導体層を低温でガラス基板
の上に形成する必要が生じている。
で半導体装置の特性を制御する手法の開発が要求されて
いる。また、ＬＣＤ（液晶表示装置）用ＦＥＴ素子とし
て、微結晶あるいは多結晶半導体層を低温でガラス基板
の上に形成する必要が生じている。
【０００３】このため、プラズマＣＶＤ等の薄膜形成技
術が開発され実用に供されているが、導電型あるいは電
気抵抗を制御するための不純物の導入に関しては、未だ
成膜と同時に不純物を導入する方法が主体で、単結晶半
導体に不純物を導入する技術として慣用されているイオ
ン注入法は実用化されておらず、検討段階に停まってい
る。
術が開発され実用に供されているが、導電型あるいは電
気抵抗を制御するための不純物の導入に関しては、未だ
成膜と同時に不純物を導入する方法が主体で、単結晶半
導体に不純物を導入する技術として慣用されているイオ
ン注入法は実用化されておらず、検討段階に停まってい
る。
【０００４】また、室温で大面積にわたって不純物イオ
ンを一括注入する方法として、フィラメントアーク放電
を用いるイオンシャワや、ＲＦ放電分解を用いるイオン
ドーピング等も検討されているが、イオン注入した後
に、注入した不純物を活性化するための高温の熱処理を
行うことが必要である。そのため、イオンシャワ等によ
って半導体層の構造がある程度劣化しても半導体装置の
活性領域として使用に耐えるためには、ガラス等の絶縁
性基板上に形成された単結晶、微細結晶または多結晶の
半導体層が成膜時にきわめて良質のものでなければなら
ず、また、低温で良質の多結晶等の半導体層を形成する
ことが重要な課題となってきた。
ンを一括注入する方法として、フィラメントアーク放電
を用いるイオンシャワや、ＲＦ放電分解を用いるイオン
ドーピング等も検討されているが、イオン注入した後
に、注入した不純物を活性化するための高温の熱処理を
行うことが必要である。そのため、イオンシャワ等によ
って半導体層の構造がある程度劣化しても半導体装置の
活性領域として使用に耐えるためには、ガラス等の絶縁
性基板上に形成された単結晶、微細結晶または多結晶の
半導体層が成膜時にきわめて良質のものでなければなら
ず、また、低温で良質の多結晶等の半導体層を形成する
ことが重要な課題となってきた。
【０００５】また、高温の熱処理を回避する手段とし
て、比較的低温で熱処理効果を生じるレーザアニール等
の熱処理法が検討されているが、制御性、均一性等の点
で問題が残っている。
て、比較的低温で熱処理効果を生じるレーザアニール等
の熱処理法が検討されているが、制御性、均一性等の点
で問題が残っている。
【０００６】
【発明が解決しようとする課題】このように、従来の技
術には、不純物をイオン注入した後の熱処理を低温化し
ても半導体装置の活性領域あるいは導電領域として使用
に耐える程度に良質の多結晶等の半導体層を低温で形成
するか、イオン注入後の熱処理を低温のレーザアニール
等を用いて半導体層が高温に曝されるのを回避しなけれ
ばならないという問題をもっていた。
術には、不純物をイオン注入した後の熱処理を低温化し
ても半導体装置の活性領域あるいは導電領域として使用
に耐える程度に良質の多結晶等の半導体層を低温で形成
するか、イオン注入後の熱処理を低温のレーザアニール
等を用いて半導体層が高温に曝されるのを回避しなけれ
ばならないという問題をもっていた。
【０００７】本発明は、絶縁性基板上に形成された単結
晶、微結晶または多結晶の半導体層に、導電型あるいは
電気抵抗を制御する不純物を注入した後に、高温で熱処
理を施す必要がなく、良質の半導体層でなくても不純物
をイオン注入することが可能な半導体装置の製造方法を
提供することを目的とする。
晶、微結晶または多結晶の半導体層に、導電型あるいは
電気抵抗を制御する不純物を注入した後に、高温で熱処
理を施す必要がなく、良質の半導体層でなくても不純物
をイオン注入することが可能な半導体装置の製造方法を
提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明にかかる半導体装
置の製造方法においては、絶縁性基板上に形成された単
結晶、微結晶または多結晶の半導体層に不純物イオンを
注入する工程において、該半導体層を昇温した状態で不
純物をイオン注入する工程を採用した。
置の製造方法においては、絶縁性基板上に形成された単
結晶、微結晶または多結晶の半導体層に不純物イオンを
注入する工程において、該半導体層を昇温した状態で不
純物をイオン注入する工程を採用した。
【０００９】この場合、イオン注入時の昇温を４５０℃
以下に抑え、あるいは、質量分離されたイオンを用いて
制御性よく注入することができる。
以下に抑え、あるいは、質量分離されたイオンを用いて
制御性よく注入することができる。
【００１０】また、ＲＦ放電、アーク放電、ＥＣＲ放電
等を用いてイオン化した後、質量分離されていないイオ
ンを水素とともに注入することができる。
等を用いてイオン化した後、質量分離されていないイオ
ンを水素とともに注入することができる。
【００１１】また、イオン注入した後、５℃／ｍｉｎ以
下の冷却速度で緩やかに冷却することによって金属配線
のクラックや剥離を防ぐことができる。
下の冷却速度で緩やかに冷却することによって金属配線
のクラックや剥離を防ぐことができる。
【００１２】
【作用】図１（Ａ），（Ｂ）は、本発明の半導体装置の
製造方法の原理説明図である。図１（Ａ）は半導体層に
室温で不純物をイオン注入した場合の表面の状態、図１
（Ｂ）は半導体層に２００℃で不純物をイオン注入した
場合の表面の状態を模式的に示している。この図におい
て、１は絶縁性基板、２は半導体層、３ａ，３ｂはイオ
ン注入領域、４は不純物イオンを示している。
製造方法の原理説明図である。図１（Ａ）は半導体層に
室温で不純物をイオン注入した場合の表面の状態、図１
（Ｂ）は半導体層に２００℃で不純物をイオン注入した
場合の表面の状態を模式的に示している。この図におい
て、１は絶縁性基板、２は半導体層、３ａ，３ｂはイオ
ン注入領域、４は不純物イオンを示している。
【００１３】単結晶、微結晶または多結晶等の半導体層
２に、その絶縁性基板１を加熱することなく室温で不純
物イオン４を注入する場合は、その単結晶層、あるい
は、結晶粒界によって隣接している微細な結晶粒からな
る多結晶または微結晶の表面の構造が破壊されたイオン
注入領域３ａが形成される。この場合は、イオン注入領
域３ａは高抵抗化し、高温の熱アニールを行わない限
り、ＴＦＴ等の導電体層としては使用できない（図１
（Ａ）参照）。
２に、その絶縁性基板１を加熱することなく室温で不純
物イオン４を注入する場合は、その単結晶層、あるい
は、結晶粒界によって隣接している微細な結晶粒からな
る多結晶または微結晶の表面の構造が破壊されたイオン
注入領域３ａが形成される。この場合は、イオン注入領
域３ａは高抵抗化し、高温の熱アニールを行わない限
り、ＴＦＴ等の導電体層としては使用できない（図１
（Ａ）参照）。
【００１４】これに対して、単結晶、微結晶または多結
晶等の半導体層２に、その絶縁性基板１を１００℃から
２００℃程度に加熱した状態で不純物イオン４を注入す
る場合は、その単結晶層、あるいは、結晶粒界によって
隣接している微細な結晶粒からなる多結晶または微結晶
の表面の構造は、室温におけるイオン注入の場合のよう
に大きく破壊されることなく、元の結晶性を維持し、非
晶質化することが抑えられるため、注入された不純物の
活性化率が高いイオン注入領域３ｂが形成される。この
場合は、イオン注入領域３ｂは低抵抗化し、高温の熱ア
ニールを行わなくても低い抵抗値が得られ、ＴＦＴ等の
導電体層としては使用できる（図１（Ｂ）参照）。
晶等の半導体層２に、その絶縁性基板１を１００℃から
２００℃程度に加熱した状態で不純物イオン４を注入す
る場合は、その単結晶層、あるいは、結晶粒界によって
隣接している微細な結晶粒からなる多結晶または微結晶
の表面の構造は、室温におけるイオン注入の場合のよう
に大きく破壊されることなく、元の結晶性を維持し、非
晶質化することが抑えられるため、注入された不純物の
活性化率が高いイオン注入領域３ｂが形成される。この
場合は、イオン注入領域３ｂは低抵抗化し、高温の熱ア
ニールを行わなくても低い抵抗値が得られ、ＴＦＴ等の
導電体層としては使用できる（図１（Ｂ）参照）。
【００１５】前記のように、イオン注入後に高温の熱処
理を行うことなく所望の低い抵抗値が得られ、不純物イ
オン注入時の加熱温度も２００℃程度と比較的低温であ
るため、この熱によって前工程で形成されていた半導体
層の不純物分布が大きく変動する虞がない。
理を行うことなく所望の低い抵抗値が得られ、不純物イ
オン注入時の加熱温度も２００℃程度と比較的低温であ
るため、この熱によって前工程で形成されていた半導体
層の不純物分布が大きく変動する虞がない。
【００１６】
【実施例】以下、本発明の実施例を説明する。 （第１実施例）図２は、第１実施例の半導体装置の製造
方法の説明図である。
方法の説明図である。
【００１７】この実施例においては、イオンシャワ法に
より６インチの単結晶シリコン基板にＰＨ3 を加速エネ
ルギが３０ｋｅＶ、ドーズ量が１×１０15〜１×１０16
ｃｍ -2でイオン注入するとき、基板温度を、室温（Ｒ．
Ｔ）、１００℃、２００℃、３００℃と変えた場合のシ
ート抵抗を示している。
より６インチの単結晶シリコン基板にＰＨ3 を加速エネ
ルギが３０ｋｅＶ、ドーズ量が１×１０15〜１×１０16
ｃｍ -2でイオン注入するとき、基板温度を、室温（Ｒ．
Ｔ）、１００℃、２００℃、３００℃と変えた場合のシ
ート抵抗を示している。
【００１８】ドーズ量が１×１０15ｃｍ-2の場合（曲線
ａ）、５×１０15ｃｍ-2の場合（曲線ｂ）、１×１０16
ｃｍ-2の場合（曲線ｃ）のいずれにおいても室温からわ
ずか１００℃の加熱によってシート抵抗が大きく低下す
ることがわかる。
ａ）、５×１０15ｃｍ-2の場合（曲線ｂ）、１×１０16
ｃｍ-2の場合（曲線ｃ）のいずれにおいても室温からわ
ずか１００℃の加熱によってシート抵抗が大きく低下す
ることがわかる。
【００１９】この図の３つのそれぞれの曲線は、同一の
ドーズ量の半導体基板のシート抵抗を現しているから、
前記のシート抵抗の低下は、基板の温度を上昇すること
により不純物燐（Ｐ）の活性率が向上することに原因が
あるものと解される。基板温度を４５０℃より上昇して
もシート抵抗を低下する効果はなく、逆に不純物分布の
変動等の悪影響を生じ、また、すでに形成されているア
ルミ配線層が４５０℃程度以上の温度で劣化を生じるか
ら、この４５０℃を本発明の効果を生じる上限とするこ
とができる。
ドーズ量の半導体基板のシート抵抗を現しているから、
前記のシート抵抗の低下は、基板の温度を上昇すること
により不純物燐（Ｐ）の活性率が向上することに原因が
あるものと解される。基板温度を４５０℃より上昇して
もシート抵抗を低下する効果はなく、逆に不純物分布の
変動等の悪影響を生じ、また、すでに形成されているア
ルミ配線層が４５０℃程度以上の温度で劣化を生じるか
ら、この４５０℃を本発明の効果を生じる上限とするこ
とができる。
【００２０】この実施例の半導体装置の製造方法は、半
導体基板が自己加熱されにくい低加速エネルギあるいは
低ドーズ量のイオン注入において特に有効である。
導体基板が自己加熱されにくい低加速エネルギあるいは
低ドーズ量のイオン注入において特に有効である。
【００２１】（第２実施例）図３は、第２実施例の半導
体装置の製造方法の説明図である。この実施例において
は、イオンシャワ法により６インチの単結晶シリコン基
板にＰＨ3 を加速エネルギ１０ｋｅＶ、および、３０ｋ
ｅＶで、ドーズ量が５×１０15ｃｍ-2になるようにイオ
ンを注入するとき、基板温度を、室温（Ｒ．Ｔ）、１０
０℃、２００℃、３００℃と変えた場合のシート抵抗を
示している。
体装置の製造方法の説明図である。この実施例において
は、イオンシャワ法により６インチの単結晶シリコン基
板にＰＨ3 を加速エネルギ１０ｋｅＶ、および、３０ｋ
ｅＶで、ドーズ量が５×１０15ｃｍ-2になるようにイオ
ンを注入するとき、基板温度を、室温（Ｒ．Ｔ）、１０
０℃、２００℃、３００℃と変えた場合のシート抵抗を
示している。
【００２２】加速エネルギが１０ｋｅＶの場合（曲線
ａ）も加速エネルギが３０ｋｅＶの場合（曲線ｂ）も、
室温からわずか１００℃の加熱によってシート抵抗が大
きく低下することがわかる。しかし、この実施例におい
ても、基板温度を４５０℃より上昇してもシート抵抗を
低下する効果はなく、逆に不純物分布の変動等の悪影響
を生じるから、この４５０℃程度の温度を本発明の効果
を生じる上限とすることができる。
ａ）も加速エネルギが３０ｋｅＶの場合（曲線ｂ）も、
室温からわずか１００℃の加熱によってシート抵抗が大
きく低下することがわかる。しかし、この実施例におい
ても、基板温度を４５０℃より上昇してもシート抵抗を
低下する効果はなく、逆に不純物分布の変動等の悪影響
を生じるから、この４５０℃程度の温度を本発明の効果
を生じる上限とすることができる。
【００２３】この実施例において、加速エネルギが３０
ｋｅＶの場合（曲線ｂ）の方が、加速エネルギが１０ｋ
ｅＶの場合（曲線ａ）よりもシート抵抗が低い理由は、
イオンが注入される表面層の温度が自己加熱によって基
板の温度より局部的に上昇することに原因があるものと
考えられる。
ｋｅＶの場合（曲線ｂ）の方が、加速エネルギが１０ｋ
ｅＶの場合（曲線ａ）よりもシート抵抗が低い理由は、
イオンが注入される表面層の温度が自己加熱によって基
板の温度より局部的に上昇することに原因があるものと
考えられる。
【００２４】（第３実施例）上記の第１実施例、およ
び、第２実施例においては、シリコンの単結晶基板に不
純物をイオン注入した例を示したが、多結晶シリコン層
にイオンシャワ法により不純物をイオン注入する例を示
す。
び、第２実施例においては、シリコンの単結晶基板に不
純物をイオン注入した例を示したが、多結晶シリコン層
にイオンシャワ法により不純物をイオン注入する例を示
す。
【００２５】図４は、第３実施例の半導体装置の製造方
法の説明図である。この実施例においては、イオンシャ
ワ法により、石英基板の上に形成された厚さ１０００Å
の多結晶シリコン層にＰＨ3 を加速エネルギ３０ｋｅ
Ｖ、ドーズ量１×１０16ｃｍ-2でイオンを注入するとき
の、基板温度を１００℃、および、２００℃に加熱した
場合のシート抵抗を示している。
法の説明図である。この実施例においては、イオンシャ
ワ法により、石英基板の上に形成された厚さ１０００Å
の多結晶シリコン層にＰＨ3 を加速エネルギ３０ｋｅ
Ｖ、ドーズ量１×１０16ｃｍ-2でイオンを注入するとき
の、基板温度を１００℃、および、２００℃に加熱した
場合のシート抵抗を示している。
【００２６】曲線ａは６２５℃で形成した多結晶シリコ
ン層（試料ａ）、曲線ｂは５００℃で形成したアモルフ
ァスシリコン層を５８０℃で５０時間熱処理したもの
（試料ｂ）のシート抵抗を示しているが、結晶性は試料
ｂの方が優れている。
ン層（試料ａ）、曲線ｂは５００℃で形成したアモルフ
ァスシリコン層を５８０℃で５０時間熱処理したもの
（試料ｂ）のシート抵抗を示しているが、結晶性は試料
ｂの方が優れている。
【００２７】試料ａでは、不純物を室温で注入した後６
００℃の熱処理をかけないとシート抵抗が下がらない
が、試料ｂの場合は、２００℃で不純物を注入しても低
抵抗化している。試料ｂは、室温において不純物を注入
した場合は測定不能（１ＭΩ／□以上）であったシート
抵抗が、わずか１００℃程度加熱して不純物イオンを注
入することによって、１ｋΩ／□と約３桁減少してい
る。
００℃の熱処理をかけないとシート抵抗が下がらない
が、試料ｂの場合は、２００℃で不純物を注入しても低
抵抗化している。試料ｂは、室温において不純物を注入
した場合は測定不能（１ＭΩ／□以上）であったシート
抵抗が、わずか１００℃程度加熱して不純物イオンを注
入することによって、１ｋΩ／□と約３桁減少してい
る。
【００２８】前記のような低温アニールによっては、半
導体装置の特性に影響を与えるような大きな不純物分布
の変動は生じなかった。
導体装置の特性に影響を与えるような大きな不純物分布
の変動は生じなかった。
【００２９】以上示した各実施例においては、質量分離
をしないイオンシャワ法を用いて不純物ＰＨ3 を注入し
た例を示したが、通常半導体装置の製造工程において用
いられているように質量分離した不純物イオンを注入し
て、燐（Ｐ）のみを注入する場合も前記とほぼ同様の効
果が得られた。イオンシャワ法によると、不純物ＰＨ3
の燐（Ｐ）が水素（Ｈ）を伴って注入され、この水素が
多結晶シリコンのダングリングボンドを補償して低抵抗
化する効果を生じている可能性がある。
をしないイオンシャワ法を用いて不純物ＰＨ3 を注入し
た例を示したが、通常半導体装置の製造工程において用
いられているように質量分離した不純物イオンを注入し
て、燐（Ｐ）のみを注入する場合も前記とほぼ同様の効
果が得られた。イオンシャワ法によると、不純物ＰＨ3
の燐（Ｐ）が水素（Ｈ）を伴って注入され、この水素が
多結晶シリコンのダングリングボンドを補償して低抵抗
化する効果を生じている可能性がある。
【００３０】また、基板温度を上昇して不純物を注入し
た後、イオン注入装置から取りだす際、不純物イオンの
衝撃による損傷と急冷による熱収縮によって、半導体層
の上に形成されているアルミ等の金属配線にクラックが
生じ、あるいは、剥離する虞があるため、イオン注入後
の取り出し時の冷却速度を５℃／ｍｉｎ以下に抑えるこ
とが必要である。
た後、イオン注入装置から取りだす際、不純物イオンの
衝撃による損傷と急冷による熱収縮によって、半導体層
の上に形成されているアルミ等の金属配線にクラックが
生じ、あるいは、剥離する虞があるため、イオン注入後
の取り出し時の冷却速度を５℃／ｍｉｎ以下に抑えるこ
とが必要である。
【００３１】
【発明の効果】以上説明したように、本発明のように単
結晶、微結晶または多結晶の半導体層に不純物を注入す
る際、基板を加熱してその温度を１００〜２００程度に
上げることによって、注入した不純物を活性化すること
ができ、その後の高温の活性化のための熱処理を行わな
くてもシート抵抗を低減することができるため、薄膜を
用いた半導体装置の実用化に寄与するところが大きい。
結晶、微結晶または多結晶の半導体層に不純物を注入す
る際、基板を加熱してその温度を１００〜２００程度に
上げることによって、注入した不純物を活性化すること
ができ、その後の高温の活性化のための熱処理を行わな
くてもシート抵抗を低減することができるため、薄膜を
用いた半導体装置の実用化に寄与するところが大きい。
【図１】（Ａ），（Ｂ）は、本発明の半導体装置の製造
方法の原理説明図である。
方法の原理説明図である。
【図２】第１実施例の半導体装置の製造方法の説明図で
ある。
ある。
【図３】第２実施例の半導体装置の製造方法の説明図で
ある。
ある。
【図４】第３実施例の半導体装置の製造方法の説明図で
ある。
ある。
１ 絶縁性基板 ２ 半導体層 ３ａ，３ｂ イオン注入領域 ４ 不純物イオン
Claims (5)
- 【請求項１】 絶縁性基板上に形成された単結晶、微結
晶または多結晶の半導体層に不純物イオンを注入する工
程において、該半導体層を昇温した状態で不純物をイオ
ン注入する工程を含むことを特徴とする半導体装置の製
造方法。 - 【請求項２】 イオン注入時の昇温を４５０℃以下に抑
えることを特徴とする請求項１に記載された半導体装置
の製造方法。 - 【請求項３】 不純物をイオン化して注入する工程にお
いて、質量分離されたイオンを注入することを特徴とす
る請求項１に記載された半導体装置の製造方法。 - 【請求項４】 不純物をイオン化して注入する工程にお
いて、ＲＦ放電、アーク放電、ＥＣＲ放電等を用いてイ
オン化した後、質量分離されていないイオンを注入する
ことを特徴とする請求項１に記載された半導体装置の製
造方法。 - 【請求項５】 イオン注入した後、５℃／ｍｉｎ以下の
冷却速度で緩やかに冷却することを特徴とする請求項１
に記載された半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19186792A JPH0637032A (ja) | 1992-07-20 | 1992-07-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19186792A JPH0637032A (ja) | 1992-07-20 | 1992-07-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0637032A true JPH0637032A (ja) | 1994-02-10 |
Family
ID=16281809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19186792A Pending JPH0637032A (ja) | 1992-07-20 | 1992-07-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0637032A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005268487A (ja) * | 2004-03-18 | 2005-09-29 | Fuji Electric Device Technology Co Ltd | 半導体素子の製造方法および半導体素子の製造装置 |
| US6981413B2 (en) | 2002-06-11 | 2006-01-03 | Cateye Co., Ltd. | Handle stem and speed indicator |
| JP2010153929A (ja) * | 2010-04-05 | 2010-07-08 | Fuji Electric Systems Co Ltd | 半導体素子の製造方法および半導体素子の製造装置 |
-
1992
- 1992-07-20 JP JP19186792A patent/JPH0637032A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6981413B2 (en) | 2002-06-11 | 2006-01-03 | Cateye Co., Ltd. | Handle stem and speed indicator |
| JP2005268487A (ja) * | 2004-03-18 | 2005-09-29 | Fuji Electric Device Technology Co Ltd | 半導体素子の製造方法および半導体素子の製造装置 |
| JP2010153929A (ja) * | 2010-04-05 | 2010-07-08 | Fuji Electric Systems Co Ltd | 半導体素子の製造方法および半導体素子の製造装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4479831A (en) | Method of making low resistance polysilicon gate transistors and low resistance interconnections therefor via gas deposited in-situ doped amorphous layer and heat-treatment | |
| JPS62177909A (ja) | 半導体装置の製造方法 | |
| US5960268A (en) | Semiconductor device and method of fabricating the same | |
| KR100624427B1 (ko) | 다결정 실리콘 제조방법 및 이를 이용하는 반도체 소자의제조방법 | |
| JP3956487B2 (ja) | 炭化けい素半導体素子の製造方法 | |
| TWI266427B (en) | Field-effect transistor and method of manufacturing same | |
| JPH04286336A (ja) | 半導体装置の製造方法 | |
| JPH0770481B2 (ja) | シリコン半導体層の形成方法 | |
| KR100269289B1 (ko) | 실리콘막의결정화방법 | |
| JPH06181313A (ja) | 薄膜トランジスタとその製法 | |
| JP2005268792A (ja) | 半導体デバイス製造方法、半導体デバイス、および装置 | |
| JPH0697683B2 (ja) | 半導体装置の製造方法 | |
| JPH06291039A (ja) | 非晶質半導体形成基板並びにこれを用いた多結晶半導体形成基板の製造方法 | |
| JPH0468770B2 (ja) | ||
| JPH08139331A (ja) | 薄膜トランジスタの製造方法 | |
| KR100560793B1 (ko) | 반도체 소자 형성 방법 | |
| KR19990023052A (ko) | 비정질 막을 결정화하는 방법 | |
| JP2554055B2 (ja) | 低抵抗多結晶シリコン薄膜の形成方法 | |
| JPH04186634A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0193132A (ja) | 半導体装置の製造方法 | |
| JP3981782B2 (ja) | 半導体装置の製造方法 | |
| EP1577932A2 (en) | Method of manufacturing a semiconductor on a silicon on insulator (SOI) substrate using solid epitaxial regrowth (SPER) and semiconductor device made thereby | |
| JPH04137619A (ja) | 半導体装置の製造方法 | |
| JPH04111310A (ja) | 半導体装置及びその製法 | |
| JPH03218073A (ja) | 薄膜半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010403 |