JPH0512852B2 - - Google Patents
Info
- Publication number
- JPH0512852B2 JPH0512852B2 JP57129355A JP12935582A JPH0512852B2 JP H0512852 B2 JPH0512852 B2 JP H0512852B2 JP 57129355 A JP57129355 A JP 57129355A JP 12935582 A JP12935582 A JP 12935582A JP H0512852 B2 JPH0512852 B2 JP H0512852B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- insulating layer
- amorphous silicon
- molybdenum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】
本発明は絶縁ゲート型（MIS）トランジスタと
りわけ非晶質シリコンのMISトランジスタの製造
方法に関するものであり、チヤンネル部の膜ベリ
を防止し、もつてon状態の動作電流を確保でき
る信頼性の高いMISトランジスタを得るための製
造方法を提供することを目的とする。
りわけ非晶質シリコンのMISトランジスタの製造
方法に関するものであり、チヤンネル部の膜ベリ
を防止し、もつてon状態の動作電流を確保でき
る信頼性の高いMISトランジスタを得るための製
造方法を提供することを目的とする。
原子結合対の不完全を補償するために、その組
成中に数％程度の水素や弗素を含んで形成される
非晶質シリコンは、低温形成が可能なこと、大面
積化が可能なことなどの理由により低価格の太陽
電池を実現する材料として注目されている。しか
しながら、単結晶シリコンと比較すると自由電子
の移動度は0.1〜１cm2／Ｖ−secと２桁以上小さく
集積化に値する性能の半導体素子は得られない。
それでも高速動作や大きなon電流を必要としな
い例えば液晶セルと組合わせることによつて画像
表示装置を構成するMISトランジスタのスイツチ
ングアレイを得ることは可能である。
成中に数％程度の水素や弗素を含んで形成される
非晶質シリコンは、低温形成が可能なこと、大面
積化が可能なことなどの理由により低価格の太陽
電池を実現する材料として注目されている。しか
しながら、単結晶シリコンと比較すると自由電子
の移動度は0.1〜１cm2／Ｖ−secと２桁以上小さく
集積化に値する性能の半導体素子は得られない。
それでも高速動作や大きなon電流を必要としな
い例えば液晶セルと組合わせることによつて画像
表示装置を構成するMISトランジスタのスイツチ
ングアレイを得ることは可能である。
第１図、第２図は上記の目的を達成するために
開発された非晶質シリコンMISトランジスタの平
面図、Ａ−A′線上の製造工程断面図である。ま
ず第２図ａに示すように絶縁性基板、例えばガラ
ス板１上にゲート電極となる第１の金属層２を選
択的に被着形成する。ついで全面に例えば窒化シ
リコンよりなるゲート絶縁層３、ドナまたはアク
セプタとなる不純物をほとんど含まない第１の非
晶質シリコン層４、そして大量の上記不純物例え
ば燐あるいは硼素を含む第２の非晶質シリコン層
５を被着する。これら薄膜の被着方法はシラン系
ガスのグロー放電によるプラズマ堆積が簡便で、
ゲート絶縁層３に窒化シリコンを得んとするなら
ばアンモニアを、また不純物を含む非晶質シリコ
ンを得んとするならばジボランやホスフインなど
のガスを作製ガス中に添加すればよい。
開発された非晶質シリコンMISトランジスタの平
面図、Ａ−A′線上の製造工程断面図である。ま
ず第２図ａに示すように絶縁性基板、例えばガラ
ス板１上にゲート電極となる第１の金属層２を選
択的に被着形成する。ついで全面に例えば窒化シ
リコンよりなるゲート絶縁層３、ドナまたはアク
セプタとなる不純物をほとんど含まない第１の非
晶質シリコン層４、そして大量の上記不純物例え
ば燐あるいは硼素を含む第２の非晶質シリコン層
５を被着する。これら薄膜の被着方法はシラン系
ガスのグロー放電によるプラズマ堆積が簡便で、
ゲート絶縁層３に窒化シリコンを得んとするなら
ばアンモニアを、また不純物を含む非晶質シリコ
ンを得んとするならばジボランやホスフインなど
のガスを作製ガス中に添加すればよい。
その後第２図ｂに示すように、非晶質シリコン
層４，５を選択的に除去して島状４′，５′とす
る。そして図示はしないが第１の金属層２上のゲ
ート絶縁層３に開口部６（第１図に示す）を形成
して第１の金属層２の一部を露出した後に、第２
図ｃに示したようにオフセツトゲート構造となら
ぬようゲート電極となる第１の金属層２と一部重
なり合つた第２の金属層よりなるソース・ドレイ
ン配線７，８が選択的に形成される。この時、前
記開口部６を介してゲート電極と接触するゲート
配線９（第１図に示す）も形成される。最後に第
２図ｄに示すようにソース・ドレイン配線７，８
をマスクとして不純物を含む非晶質シリコン層
５′を選択的に除去して従来の構造による非晶質
シリコンのMISトランジスタが完成する。
層４，５を選択的に除去して島状４′，５′とす
る。そして図示はしないが第１の金属層２上のゲ
ート絶縁層３に開口部６（第１図に示す）を形成
して第１の金属層２の一部を露出した後に、第２
図ｃに示したようにオフセツトゲート構造となら
ぬようゲート電極となる第１の金属層２と一部重
なり合つた第２の金属層よりなるソース・ドレイ
ン配線７，８が選択的に形成される。この時、前
記開口部６を介してゲート電極と接触するゲート
配線９（第１図に示す）も形成される。最後に第
２図ｄに示すようにソース・ドレイン配線７，８
をマスクとして不純物を含む非晶質シリコン層
５′を選択的に除去して従来の構造による非晶質
シリコンのMISトランジスタが完成する。
ソース・ドレイン配線７，８と非晶質シリコン
層４′との間に介在する不純物を含む非晶質シリ
コン層１０，１１は良好なオーミツク接触が形成
されるために必要であり、それらが存在しなくて
もMISトランジスタとしての動作は可能であるが
動作電圧が高くなる傾向は避けられないのでその
場合にはソースドレイン配線７，８の材質および
被着方法には一考を要する。不純物を含む非晶質
シリコン層１０，１１が介在する場合には、ソー
ス・ドレイン配線７，８は一般的なアルミニウム
で十分である。
層４′との間に介在する不純物を含む非晶質シリ
コン層１０，１１は良好なオーミツク接触が形成
されるために必要であり、それらが存在しなくて
もMISトランジスタとしての動作は可能であるが
動作電圧が高くなる傾向は避けられないのでその
場合にはソースドレイン配線７，８の材質および
被着方法には一考を要する。不純物を含む非晶質
シリコン層１０，１１が介在する場合には、ソー
ス・ドレイン配線７，８は一般的なアルミニウム
で十分である。
さて、第２図ｄに示されたごとく不純物を含む
非晶質シリコン層５′はソース・ドレイン配線７，
８をマスクとして選択的に除去されるのであるが
もし除去が不十分であるとソース・ドレイン１
０，１１間が残存した不純物を含み導電性を有す
る非晶質シリコン層によつて電気的に導通してし
まいソース・ドレイン間のリーク電流を増大させ
ることは明らかである。しかしながら、不純物を
含む非晶質シリコン層と不純物を含まない非晶質
シリコン層との間で、選択比の大きい換言すれば
食刻速度の比の大きい食刻材がなく、一般的な弗
酸：硝酸＝１：30液に適量の酢酸を添加しても選
択比は精々５程度である。つまり不純物を含む非
晶質シリコン層だけを選択的に除去することは極
めて困難である。
非晶質シリコン層５′はソース・ドレイン配線７，
８をマスクとして選択的に除去されるのであるが
もし除去が不十分であるとソース・ドレイン１
０，１１間が残存した不純物を含み導電性を有す
る非晶質シリコン層によつて電気的に導通してし
まいソース・ドレイン間のリーク電流を増大させ
ることは明らかである。しかしながら、不純物を
含む非晶質シリコン層と不純物を含まない非晶質
シリコン層との間で、選択比の大きい換言すれば
食刻速度の比の大きい食刻材がなく、一般的な弗
酸：硝酸＝１：30液に適量の酢酸を添加しても選
択比は精々５程度である。つまり不純物を含む非
晶質シリコン層だけを選択的に除去することは極
めて困難である。
そこで通常は第２図ｄに示すように不純物を含
む非晶質シリコン層５′を除去するとき、過食刻
によつて不純物を含まない非晶質シリコン層４′
も一部除去されて凹状１２となるのが一般的であ
る。この結果としてリーク電流の増大は抑制でき
るものの、MISトランジスタのチヤンネルを構成
する不純物を含まない非晶質シリコン層４′は確
実に膜厚が減少する。ある特定の組合せ、ゲート
金属層２にモリブデン、不純物として燐を含む非
晶質シリコン層５′、ソース・ドレイン・ゲート
配線７，８，９にアルミニウムを用い、食刻液に
弗酸：硝酸＝１：30液を使うと非晶質シリコンの
食刻速度が５〜10倍程度に増殖され、5000Åの不
純物を含まない非晶質シリコン層４′までがわず
か数秒で消失してしまう。これは開口部６を介し
てゲート電極２がゲート配線９に接続されている
場合にのみ生じる電気化学的な反応である。
む非晶質シリコン層５′を除去するとき、過食刻
によつて不純物を含まない非晶質シリコン層４′
も一部除去されて凹状１２となるのが一般的であ
る。この結果としてリーク電流の増大は抑制でき
るものの、MISトランジスタのチヤンネルを構成
する不純物を含まない非晶質シリコン層４′は確
実に膜厚が減少する。ある特定の組合せ、ゲート
金属層２にモリブデン、不純物として燐を含む非
晶質シリコン層５′、ソース・ドレイン・ゲート
配線７，８，９にアルミニウムを用い、食刻液に
弗酸：硝酸＝１：30液を使うと非晶質シリコンの
食刻速度が５〜10倍程度に増殖され、5000Åの不
純物を含まない非晶質シリコン層４′までがわず
か数秒で消失してしまう。これは開口部６を介し
てゲート電極２がゲート配線９に接続されている
場合にのみ生じる電気化学的な反応である。
こうした現像により、チヤネル部を構成する不
純物を含まない非晶質シリコン層４′が余りに薄
くなるとMISトランジスタのon電流は著しく減
少し、適正食刻の場合に比べて1/10以下になるこ
とも稀ではない。さらに不都合の事には従来の構
造例の第２図ｄではチヤネルの反対側が外気に晒
されるため大気中の水分を吸着し易い。吸着され
た水分中のOH-基はチヤネル部をＰ形化してし
まうので、ｎチヤネル動作のMISトランジスタの
しきい値電圧は水分の吸着が始まると同時に増大
し始め、ある一定値に収束する。しかしながら約
150℃の乾燥窒素ガス中での加熱処理によつて吸
着された水分は失なわれ、再び製造直後の特性に
復帰することが分つたが、かかる熱処理を必要と
する。
純物を含まない非晶質シリコン層４′が余りに薄
くなるとMISトランジスタのon電流は著しく減
少し、適正食刻の場合に比べて1/10以下になるこ
とも稀ではない。さらに不都合の事には従来の構
造例の第２図ｄではチヤネルの反対側が外気に晒
されるため大気中の水分を吸着し易い。吸着され
た水分中のOH-基はチヤネル部をＰ形化してし
まうので、ｎチヤネル動作のMISトランジスタの
しきい値電圧は水分の吸着が始まると同時に増大
し始め、ある一定値に収束する。しかしながら約
150℃の乾燥窒素ガス中での加熱処理によつて吸
着された水分は失なわれ、再び製造直後の特性に
復帰することが分つたが、かかる熱処理を必要と
する。
このように従来の構造例による非晶質シリコン
のMISトランジスタでは、チヤネル部の膜ベリに
帰因する特性の不揃いを避けられず、加えて信頼
性も極めて不安定であつた。本発明はこのような
状況に鑑みなされたもので、その要旨はチヤネル
部を外気より遮断する絶縁層の導入にあり、以下
第３図、第４図とともに本発明の実施例について
説明する。なお第３図、第４図において、同一機
能の各部については第１図、第２図と同じ番号を
付す。
のMISトランジスタでは、チヤネル部の膜ベリに
帰因する特性の不揃いを避けられず、加えて信頼
性も極めて不安定であつた。本発明はこのような
状況に鑑みなされたもので、その要旨はチヤネル
部を外気より遮断する絶縁層の導入にあり、以下
第３図、第４図とともに本発明の実施例について
説明する。なお第３図、第４図において、同一機
能の各部については第１図、第２図と同じ番号を
付す。
まず第４図ａに示すように絶縁性基板１上に例
えばクロムやモリブデンよりなるゲート金属層２
を選択的に被着形成する。ついで全面に例えば窒
化シリコンよりなる第１の絶縁層３、ドナまたは
アクセプタとなる不純物を含まない非晶質シリコ
ン層４そして例えば窒化シリコンよりなる第２の
絶縁層１３を順次被着する。これらの薄膜は各被
着毎に大気に晒されることがないように同一のチ
エンバ内好ましくは真空搬送路と複数のチエンバ
を有する堆積装置において行なわれる。この意味
でシラン系ガスのグロー放電によるプラズマ堆積
が有利である。その後全面に例えば5000Åの厚み
のモリブデン層１４を被着する。
えばクロムやモリブデンよりなるゲート金属層２
を選択的に被着形成する。ついで全面に例えば窒
化シリコンよりなる第１の絶縁層３、ドナまたは
アクセプタとなる不純物を含まない非晶質シリコ
ン層４そして例えば窒化シリコンよりなる第２の
絶縁層１３を順次被着する。これらの薄膜は各被
着毎に大気に晒されることがないように同一のチ
エンバ内好ましくは真空搬送路と複数のチエンバ
を有する堆積装置において行なわれる。この意味
でシラン系ガスのグロー放電によるプラズマ堆積
が有利である。その後全面に例えば5000Åの厚み
のモリブデン層１４を被着する。
第４図ｂに示すようにゲート金属層２よりも小
さくモリブデン層１４と第２の絶縁層１３の一部
を残して１４′，１３′とし、不純物を含まない非
晶質シリコン層４を選択的に露出する。そして全
面に不純物を含む非晶質シリコン層５を例えば
500〜1000Åの厚みで被着するとモリブデン層１
４′が5000Åと厚いためにモリブデン層１４′と第
２の絶縁層１３′との積層部の段差部１５におい
て非晶質シリコン層５は容易に段切れを生じる。
そこで硝酸または過酸化水素水中でモリブデン層
１４′の除去とともにモリブデン層１４′上の不純
物を含む非晶質シリコン層を除去し、第４図ｃに
示すように第２の絶縁層１３′を面内に含んだ不
純物を含む非晶質シリコン層５と不純物を含まな
い非晶質シリコン層４を島状に形成して５′，
４′とする。
さくモリブデン層１４と第２の絶縁層１３の一部
を残して１４′，１３′とし、不純物を含まない非
晶質シリコン層４を選択的に露出する。そして全
面に不純物を含む非晶質シリコン層５を例えば
500〜1000Åの厚みで被着するとモリブデン層１
４′が5000Åと厚いためにモリブデン層１４′と第
２の絶縁層１３′との積層部の段差部１５におい
て非晶質シリコン層５は容易に段切れを生じる。
そこで硝酸または過酸化水素水中でモリブデン層
１４′の除去とともにモリブデン層１４′上の不純
物を含む非晶質シリコン層を除去し、第４図ｃに
示すように第２の絶縁層１３′を面内に含んだ不
純物を含む非晶質シリコン層５と不純物を含まな
い非晶質シリコン層４を島状に形成して５′，
４′とする。
そして図示はしないがゲート金属層２上の第１
の絶縁層３に開口部６（第３図に示す）を形成し
た後に第４図ｄに示すように不純物を含む非晶質
シリコン層１０，１１上に例えばアルミニウムよ
りなるソース・ドレイン配線７，８が形成されて
本発明によるMISトランジスタが完成する。ゲー
ト配線９ももちろん同時に形成される。
の絶縁層３に開口部６（第３図に示す）を形成し
た後に第４図ｄに示すように不純物を含む非晶質
シリコン層１０，１１上に例えばアルミニウムよ
りなるソース・ドレイン配線７，８が形成されて
本発明によるMISトランジスタが完成する。ゲー
ト配線９ももちろん同時に形成される。
以上述べたように第４図においてはソース・ド
レイン１０，１１が食刻ではなくモリブデン層１
４′を除去するいわゆるリフトオフによつて形成
され、しかもこの工程においてゲート金属層２は
不純物を含まない非晶質シリコン層４と第１の絶
縁層３によつて電気的にも化学的にも分離されて
いるのでゲート金属層２の材質を問わずMISトラ
ンジスタが得られるとともにチヤネル部を構成す
る不純物を含まない非晶質シリコン層４′が膜べ
りする恐れは皆無である。したがつてトランジス
タ特性にばらつきも生じない。また第２の絶縁層
１３′はチヤネル部を大気より遮断するため空気
中の水分が第２の絶縁層１３′に吸着してもチヤ
ネル部をｐ形化するには致らず、長時間の動作あ
るいは保存に対しても、しきい値電圧が変動する
ことなく安定に動作する。
レイン１０，１１が食刻ではなくモリブデン層１
４′を除去するいわゆるリフトオフによつて形成
され、しかもこの工程においてゲート金属層２は
不純物を含まない非晶質シリコン層４と第１の絶
縁層３によつて電気的にも化学的にも分離されて
いるのでゲート金属層２の材質を問わずMISトラ
ンジスタが得られるとともにチヤネル部を構成す
る不純物を含まない非晶質シリコン層４′が膜べ
りする恐れは皆無である。したがつてトランジス
タ特性にばらつきも生じない。また第２の絶縁層
１３′はチヤネル部を大気より遮断するため空気
中の水分が第２の絶縁層１３′に吸着してもチヤ
ネル部をｐ形化するには致らず、長時間の動作あ
るいは保存に対しても、しきい値電圧が変動する
ことなく安定に動作する。
もちろん一般的な意味でのパシベーシヨン、す
なわち第２図ｄの工程の後で全面に適当な絶縁層
を被着することによつても信頼性の向上は期待で
きるが、ソース・ドレイン・ゲート配線７，８，
９が存在する状態で被着されるためにパシベーシ
ヨン絶縁層が配線金属および配線金属中に含まれ
る不純物で汚染され易い。また材質の組み合わせ
によつてはパシベーシヨン絶縁層と配線金属との
化学反応によつて配線金属の抵抗が高くなつたり
配線間のリークが増大するなどの無用のトラブル
が生じる。これに対して本発明ではパシベーシヨ
ン機能を有する第２の絶縁層１３は、不純物を含
まない非晶質シリコン層４の被着に引き続いて行
なわれるために、非晶質シリコン層４と第２の絶
縁層１３との界面および第２の絶縁層１３自体は
半導体的レベルで純度が高く、パシベーシヨン膜
でもある第２の絶縁層１３の導入によつてMISト
ランジスタの諸特性が変動しないといつた優れた
効果が得られた。
なわち第２図ｄの工程の後で全面に適当な絶縁層
を被着することによつても信頼性の向上は期待で
きるが、ソース・ドレイン・ゲート配線７，８，
９が存在する状態で被着されるためにパシベーシ
ヨン絶縁層が配線金属および配線金属中に含まれ
る不純物で汚染され易い。また材質の組み合わせ
によつてはパシベーシヨン絶縁層と配線金属との
化学反応によつて配線金属の抵抗が高くなつたり
配線間のリークが増大するなどの無用のトラブル
が生じる。これに対して本発明ではパシベーシヨ
ン機能を有する第２の絶縁層１３は、不純物を含
まない非晶質シリコン層４の被着に引き続いて行
なわれるために、非晶質シリコン層４と第２の絶
縁層１３との界面および第２の絶縁層１３自体は
半導体的レベルで純度が高く、パシベーシヨン膜
でもある第２の絶縁層１３の導入によつてMISト
ランジスタの諸特性が変動しないといつた優れた
効果が得られた。
なお以上の説明からも明らかなように本発明に
おいては単結晶シリコンを除くシリコン半導体全
てに適用可能であり、実施例で取り上げた非晶質
シリコンの他に微結晶シリコンや多結晶シリコン
でも何ら支障ない。また第１と第２の絶縁層も窒
化シリコンの他に酸化シリコンや炭化シリコンや
酸化アルミニウムあるいはそれらの混合物が適宜
使用されることは言うまでもない。また以上では
オフセツトを避ける場合を説明したが、トランジ
スタの高耐圧化をはかるためオフセツトを作り込
む場合には、第４図に於てゲート電極２の巾より
第２絶縁層１３′の巾を広くすることもできる。
おいては単結晶シリコンを除くシリコン半導体全
てに適用可能であり、実施例で取り上げた非晶質
シリコンの他に微結晶シリコンや多結晶シリコン
でも何ら支障ない。また第１と第２の絶縁層も窒
化シリコンの他に酸化シリコンや炭化シリコンや
酸化アルミニウムあるいはそれらの混合物が適宜
使用されることは言うまでもない。また以上では
オフセツトを避ける場合を説明したが、トランジ
スタの高耐圧化をはかるためオフセツトを作り込
む場合には、第４図に於てゲート電極２の巾より
第２絶縁層１３′の巾を広くすることもできる。
以上のように、本発明によれば、チヤネル部を
構成する不純物を含まない非晶質シリコン層が膜
べりせず、トランジスタ特性のばらつきが生じる
ことなく、また第２の絶縁層の存在により、長時
間、安定動作が可能なトランジスタが得られる。
構成する不純物を含まない非晶質シリコン層が膜
べりせず、トランジスタ特性のばらつきが生じる
ことなく、また第２の絶縁層の存在により、長時
間、安定動作が可能なトランジスタが得られる。
第１図は従来のMISトランジスタの構造を示す
概略平面図、第２図ａ〜ｄは第１図のトランジス
タのＡ−A′線部分の製造工程断面図、第３図は
本発明の一実施例によるMISトランジスタの概略
平面図、第４図ａ〜ｄは第３図のトランジスタの
Ａ−A′線部分の製造工程断面図である。 １……絶縁性基板、２……ゲート金属層、３…
…第１の絶縁層、４，４′……不純物を含まない
非晶質シリコン層、５，５′……不純物を含む非
晶質シリコン層、７，８，９……ソース・ドレイ
ン・ゲート配線、１０，１１……ソース・ドレイ
ン、１３，１３′……第２の絶縁層、１４，１
４′……モリブデン層。
概略平面図、第２図ａ〜ｄは第１図のトランジス
タのＡ−A′線部分の製造工程断面図、第３図は
本発明の一実施例によるMISトランジスタの概略
平面図、第４図ａ〜ｄは第３図のトランジスタの
Ａ−A′線部分の製造工程断面図である。 １……絶縁性基板、２……ゲート金属層、３…
…第１の絶縁層、４，４′……不純物を含まない
非晶質シリコン層、５，５′……不純物を含む非
晶質シリコン層、７，８，９……ソース・ドレイ
ン・ゲート配線、１０，１１……ソース・ドレイ
ン、１３，１３′……第２の絶縁層、１４，１
４′……モリブデン層。
Claims (1)
- １ 絶縁性基板上にゲートとなる第１の金属層を
選択的に形成する工程と、全面に第１の絶縁層、
シリコンを主成分としドナまたはアクセプタとな
る不純物を含有しない第１の非単結晶半導体層お
よび第２の絶縁層を大気に晒すことなく連続的に
形成する工程と、第２の絶縁層上にモリブデン層
を形成後前記モリブデン層と第２の絶縁層からな
る積層部を前記第１の非単結晶半導体層上に選択
的に形成する工程と、全面にシリコンを主成分と
しドナまたはアクセプタとなる不純物を含有する
第２の非単結晶半導体層を形成する工程と、前記
モリブデン層を硝酸または過酸化水素水を用いて
除去することによつてモリブデン層の上の第２の
非単結晶半導体層を除去する工程と、前記選択的
に残された第２の絶縁層を含んで前記第２の非単
結晶半導体層と前記第１の非単結晶半導体層とを
島状に形成する工程と、前記島状に形成された第
２の非単結晶半導体層の一部を含んで前記第１の
絶縁層上にソース、ドレインとなる第２の金属層
を選択的に形成する工程とを有することを特徴と
する絶縁ゲート型トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57129355A JPS5919378A (ja) | 1982-07-23 | 1982-07-23 | 絶縁ゲート型トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57129355A JPS5919378A (ja) | 1982-07-23 | 1982-07-23 | 絶縁ゲート型トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5919378A JPS5919378A (ja) | 1984-01-31 |
| JPH0512852B2 true JPH0512852B2 (ja) | 1993-02-19 |
Family
ID=15007544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57129355A Granted JPS5919378A (ja) | 1982-07-23 | 1982-07-23 | 絶縁ゲート型トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5919378A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5166086A (en) * | 1985-03-29 | 1992-11-24 | Matsushita Electric Industrial Co., Ltd. | Thin film transistor array and method of manufacturing same |
| JPH0746729B2 (ja) * | 1985-12-26 | 1995-05-17 | キヤノン株式会社 | 薄膜トランジスタの製造方法 |
| JPH0691106B2 (ja) * | 1987-11-30 | 1994-11-14 | 松下電器産業株式会社 | 絶縁ゲート型トランジスタの製造方法 |
| JPH01303716A (ja) * | 1988-05-31 | 1989-12-07 | Agency Of Ind Science & Technol | 薄膜形成方法 |
| JPH0283941A (ja) * | 1988-09-21 | 1990-03-26 | Fuji Xerox Co Ltd | 薄膜トランジスタの製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58112365A (ja) * | 1981-12-26 | 1983-07-04 | Fujitsu Ltd | 薄膜トランジスタの製造方法 |
-
1982
- 1982-07-23 JP JP57129355A patent/JPS5919378A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5919378A (ja) | 1984-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2940880B2 (ja) | 半導体装置およびその製造方法 | |
| US5189504A (en) | Semiconductor device of MOS structure having p-type gate electrode | |
| EP0935292A2 (en) | Method of manufacturing a MOSFET | |
| JPH1074946A (ja) | 薄膜トランジスタおよびその製造方法 | |
| US6458636B1 (en) | Method for forming polycrystalline silicon layer and method for fabricating thin film transistor | |
| JPH0652741B2 (ja) | 絶縁ゲート型トランジスタの製造方法 | |
| JPH04326766A (ja) | 半導体装置及びその製造方法 | |
| JPH02228042A (ja) | 薄膜半導体装置の製造方法 | |
| JPH06196703A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0512852B2 (ja) | ||
| JPS6165477A (ja) | 半導体装置 | |
| JPH0691103B2 (ja) | 絶縁ゲ−ト型トランジスタの製造方法 | |
| JPH0564862B2 (ja) | ||
| JPH05243575A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2925007B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0423834B2 (ja) | ||
| JP2874062B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS6136705B2 (ja) | ||
| JP2635086B2 (ja) | 半導体装置の製造方法 | |
| JPH06275830A (ja) | アキュムレーション型多結晶シリコン薄膜トランジスタ | |
| JPS59124165A (ja) | 絶縁ゲ−ト型トランジスタおよびその製造方法 | |
| JPS58219767A (ja) | Ｍｉｓ型トランジスタの製造方法 | |
| JPH04186634A (ja) | 薄膜半導体装置の製造方法 | |
| JP3319856B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05291567A (ja) | 半導体装置及びその製造方法 |