JPH0468809B2 - - Google Patents
Info
- Publication number
- JPH0468809B2 JPH0468809B2 JP57232961A JP23296182A JPH0468809B2 JP H0468809 B2 JPH0468809 B2 JP H0468809B2 JP 57232961 A JP57232961 A JP 57232961A JP 23296182 A JP23296182 A JP 23296182A JP H0468809 B2 JPH0468809 B2 JP H0468809B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- voltage
- current
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
- H03G7/001—Volume compression or expansion in amplifiers without controlling loop
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、PN接合素子の電圧一電流特性を利
用した電圧一電流変換形の非直線変換回路に関
し、特に低電圧動作を可能とした非直線変換回路
に関する。
用した電圧一電流変換形の非直線変換回路に関
し、特に低電圧動作を可能とした非直線変換回路
に関する。
ダイオード等のPN接合素子の電圧一電流特性
を利用した非直線変換回路は、たとえばノイズリ
ダクシヨン回路の制御回路部の出力段近傍に用い
られている。すなわち、第１図は一般のノイズリ
ダクシヨン回路の基本的構成を示しており、この
第１図において、入力端子１には周波数特性を持
たない第１の信号路２と、可変ハイパスフイルタ
３およびリミツタ回路４の直列回路より成る第２
の信号路とが接続され、これら第１、第２の信号
路からの出力は、加算器５で加算されて出力端子
６に送られる。そして、可変ハイパスフイルタ３
とリミツタ回路４との接続点の信号は、整流回路
７、可変時定数回路８、および非直線変換回路９
より成る制御回路部１０に送られ、この制御回路
部１０からの出力が可変ハイパスフイルタ３の制
御端子に送られる。
を利用した非直線変換回路は、たとえばノイズリ
ダクシヨン回路の制御回路部の出力段近傍に用い
られている。すなわち、第１図は一般のノイズリ
ダクシヨン回路の基本的構成を示しており、この
第１図において、入力端子１には周波数特性を持
たない第１の信号路２と、可変ハイパスフイルタ
３およびリミツタ回路４の直列回路より成る第２
の信号路とが接続され、これら第１、第２の信号
路からの出力は、加算器５で加算されて出力端子
６に送られる。そして、可変ハイパスフイルタ３
とリミツタ回路４との接続点の信号は、整流回路
７、可変時定数回路８、および非直線変換回路９
より成る制御回路部１０に送られ、この制御回路
部１０からの出力が可変ハイパスフイルタ３の制
御端子に送られる。
このようなノイズリダクシヨン回路の非直線変
換回路９は、たとえば第２図のように構成されて
いる。この第２図において、入力端子１１には上
記可変時定数回路８からの信号が供給され、この
入力端子１１には、抵抗１２とバイアス電圧源１
３との直列回路が接続されている。入力端子１１
からの入力信号は、トランジスタ１４のベースに
供給され、このトランジスタ１４のエミツタはト
ランジスタ１５のエミツタと共通接続されて、定
電流源１６に接続されている。トランジスタ１５
のコレクタ出力は、ダーリントン接続されたトラ
ンジスタ１７，１８を介して、抵抗１９およびダ
イオード２０の直列回路に供給され、ダイオード
２０の出力電流はカレントミラー回路２１を介し
て出力端子２２より取り出される。さらに、トラ
ンジスタ１８と抵抗１９との接続点はトランジス
タ１５のベースに接続され、トランジスタ１４，
１５の各コレクタにはカレントミラー回路２３が
接続されている。
換回路９は、たとえば第２図のように構成されて
いる。この第２図において、入力端子１１には上
記可変時定数回路８からの信号が供給され、この
入力端子１１には、抵抗１２とバイアス電圧源１
３との直列回路が接続されている。入力端子１１
からの入力信号は、トランジスタ１４のベースに
供給され、このトランジスタ１４のエミツタはト
ランジスタ１５のエミツタと共通接続されて、定
電流源１６に接続されている。トランジスタ１５
のコレクタ出力は、ダーリントン接続されたトラ
ンジスタ１７，１８を介して、抵抗１９およびダ
イオード２０の直列回路に供給され、ダイオード
２０の出力電流はカレントミラー回路２１を介し
て出力端子２２より取り出される。さらに、トラ
ンジスタ１８と抵抗１９との接続点はトランジス
タ１５のベースに接続され、トランジスタ１４，
１５の各コレクタにはカレントミラー回路２３が
接続されている。
このような回路構成において、入力端子１１へ
の入力電圧VINが０のとき、電圧源１６のバイア
ス電圧VB（たとえば1.15V）をトランジスタ１４
のベースに与え、ダイオード２０およびカレント
ミラー回路２１のダイオード接続されたトランジ
スタ２１ａをカツトオフバイアスしている。入力
電圧VINが比較的小さい範囲では、ダイオード２
０を電圧駆動することにより出力端子２２からの
出力電流IOUTは、 IOUT≒ISexpＫ・VIN／VT …… となる。ここでISは飽和電流、Ｋは定数、VTは
kT／ｑ、であり、ｋはボルツマン定数、Ｔは温
度（°Ｋ）、ｑへ電荷素量である。また、抵抗１
９の端子間電圧が上記VTより充分大きくなるよ
うな入力電圧VINの範囲では、出力電流IOUTは、 IOUT≒Ｋ・VIN／Ｒ …… となり、直線動作に近づく。ただしＲは抵抗１９
の抵抗値である。これらのIOUTとVINの関係を第
３図に示す。
の入力電圧VINが０のとき、電圧源１６のバイア
ス電圧VB（たとえば1.15V）をトランジスタ１４
のベースに与え、ダイオード２０およびカレント
ミラー回路２１のダイオード接続されたトランジ
スタ２１ａをカツトオフバイアスしている。入力
電圧VINが比較的小さい範囲では、ダイオード２
０を電圧駆動することにより出力端子２２からの
出力電流IOUTは、 IOUT≒ISexpＫ・VIN／VT …… となる。ここでISは飽和電流、Ｋは定数、VTは
kT／ｑ、であり、ｋはボルツマン定数、Ｔは温
度（°Ｋ）、ｑへ電荷素量である。また、抵抗１
９の端子間電圧が上記VTより充分大きくなるよ
うな入力電圧VINの範囲では、出力電流IOUTは、 IOUT≒Ｋ・VIN／Ｒ …… となり、直線動作に近づく。ただしＲは抵抗１９
の抵抗値である。これらのIOUTとVINの関係を第
３図に示す。
ところで、このような非直線変換回路を有する
ノイズリダクシヨン回路を、たとえば乾電池２本
程度で駆動可能な携帯用テープレコーダに組み込
む場合に、使用時間経過に伴なう電池電圧低下や
電源回路部での電圧低下等を見込んで、たとえば
最低1.6V程度の回路電源電圧で動作可能とする
ことが必要とされる。
ノイズリダクシヨン回路を、たとえば乾電池２本
程度で駆動可能な携帯用テープレコーダに組み込
む場合に、使用時間経過に伴なう電池電圧低下や
電源回路部での電圧低下等を見込んで、たとえば
最低1.6V程度の回路電源電圧で動作可能とする
ことが必要とされる。
しかしながら、上記第２図の非直線変換回路
は、たとえば12V程度の電源電圧で動作するよう
に設計されており、コントロール電圧範囲も
1.15V〜4Vとなつている。また、抵抗１９、ダイ
オード２０、およびダイオード接続されたトラン
ジスタ２１ａの直列回路により電圧一電流非直線
変換を行なつているが、動作開始電圧として2VF
（VFはダイオード順方向電圧降下）必要である。
これらのことから、第２図の非直線変換回路の最
低動作電圧は約3V必要であり、上記1.6Vの電源
電圧では正常な動作を行なうことができない。
は、たとえば12V程度の電源電圧で動作するよう
に設計されており、コントロール電圧範囲も
1.15V〜4Vとなつている。また、抵抗１９、ダイ
オード２０、およびダイオード接続されたトラン
ジスタ２１ａの直列回路により電圧一電流非直線
変換を行なつているが、動作開始電圧として2VF
（VFはダイオード順方向電圧降下）必要である。
これらのことから、第２図の非直線変換回路の最
低動作電圧は約3V必要であり、上記1.6Vの電源
電圧では正常な動作を行なうことができない。
本発明は、上記実情に鑑みてなされたものであ
り、たとえば1.6V程度の低電圧で電圧一電流非
直線変換が行なえ、しかも一般のPN接合素子の
電圧一電流特性をそのまま縮小した非直線変換特
性が得られるような非直線変換回路の提供を目的
とする。
り、たとえば1.6V程度の低電圧で電圧一電流非
直線変換が行なえ、しかも一般のPN接合素子の
電圧一電流特性をそのまま縮小した非直線変換特
性が得られるような非直線変換回路の提供を目的
とする。
上記目的を達成するために、本発明の非直線変
換回路は、入力信号がベースに供給される入力ト
ランジスタと、この入力トランジスタのエミツタ
出力が一方の入力端子に供給される差動増幅器
と、この差動増幅器からの出力がそれぞれのベー
スに供給され近似的にカレントミラー回路を構成
する第１、第２のトランジスタと、これら第１、
第２のトランジスタのエミツタにそれぞれ接続さ
れた第１、第２の抵抗と、上記第２のトランジス
タのコレクタ出力を電流として取り出すカレント
ミラー回路とを備え、上記第１、第２のトランジ
スタの各エミツタ面積の比を１：ｎとし、上記第
１、第２の抵抗値の比をｍ：１としたことを特徴
としている。
換回路は、入力信号がベースに供給される入力ト
ランジスタと、この入力トランジスタのエミツタ
出力が一方の入力端子に供給される差動増幅器
と、この差動増幅器からの出力がそれぞれのベー
スに供給され近似的にカレントミラー回路を構成
する第１、第２のトランジスタと、これら第１、
第２のトランジスタのエミツタにそれぞれ接続さ
れた第１、第２の抵抗と、上記第２のトランジス
タのコレクタ出力を電流として取り出すカレント
ミラー回路とを備え、上記第１、第２のトランジ
スタの各エミツタ面積の比を１：ｎとし、上記第
１、第２の抵抗値の比をｍ：１としたことを特徴
としている。
以下、本発明の非直線変換回路の好ましい実施
例について第４図ないし第６図を参照しながら説
明する。
例について第４図ないし第６図を参照しながら説
明する。
第４図において、トランジスタ３１〜３６は差
動増幅器３０を構成している。すなわち、入力段
のPNP型トランジスタ３１，３２の各コレクタ
は接地され、各エミツタは、一対のNPN型トラ
ンジスタ３３，３４の各ベースにそれぞれ接続さ
れており、これらの一対のトランジスタ３３，３
４の各エミツタは共通接続され、抵抗３７を介し
て接地されている。トランジスタ３３，３４の各
コレクタは、カレントミラー回路を構成する一対
のPNP型トランジスタ３５，３６の各コレクタ
に接続され、トラジスタ３６はベースコレクタが
接続されたダイオードとなつている。また、トラ
ンジスタ３１のエミツタとトランジスタ３３のベ
ースとの接続点には電流源３８が接続され、トラ
ンジスタ３２のエミツタとトランジスタ３４のベ
ースとの接続点には電流源３９が接続されてい
る。このような構成の差動増幅器３０のトランジ
スタ３１のベースを入力端子４０とするとき、こ
の入力端子４０の入力電圧VINがOVであつても、
PNPトランジスタのVFがNPNトランジスタの
VFに対してやや高くなるようなエミツタサイズ
比を与えることにより動作可能である。
動増幅器３０を構成している。すなわち、入力段
のPNP型トランジスタ３１，３２の各コレクタ
は接地され、各エミツタは、一対のNPN型トラ
ンジスタ３３，３４の各ベースにそれぞれ接続さ
れており、これらの一対のトランジスタ３３，３
４の各エミツタは共通接続され、抵抗３７を介し
て接地されている。トランジスタ３３，３４の各
コレクタは、カレントミラー回路を構成する一対
のPNP型トランジスタ３５，３６の各コレクタ
に接続され、トラジスタ３６はベースコレクタが
接続されたダイオードとなつている。また、トラ
ンジスタ３１のエミツタとトランジスタ３３のベ
ースとの接続点には電流源３８が接続され、トラ
ンジスタ３２のエミツタとトランジスタ３４のベ
ースとの接続点には電流源３９が接続されてい
る。このような構成の差動増幅器３０のトランジ
スタ３１のベースを入力端子４０とするとき、こ
の入力端子４０の入力電圧VINがOVであつても、
PNPトランジスタのVFがNPNトランジスタの
VFに対してやや高くなるようなエミツタサイズ
比を与えることにより動作可能である。
この差動増幅器３０のトランジスタ３３のコレ
クタを２個のPNP型トランジスタ４１，４２の
各ベースにそれぞれ接続している。これらのトラ
ンジスタ４１，４２は、ベースが共通接続されて
いることにより、後述するように近似的にカレン
トミラー回路を構成する。各トランジスタ４１，
４２の各エミツタには抵抗４３，４４をそれぞれ
接続し、また各コレクタは抵抗４５，４６をそれ
ぞれ介して接地している。トランジスタ４１のコ
レクタと抵抗４５との接続点は、トランジスタ３
２のベースに接続している。ここで、トランジス
タ４２のエミツタ面積をトランジスタ４１のエミ
ツタ面積のｎ倍に設定しており、また、抵抗４３
の抵抗値R1を抵抗４４の抵抗値R2のｍ倍（R1＝
mR2）としている。このベースが共通接続され
たトランジスタ４１，４２及び抵抗４３，４４か
ら成る回路において、各トランジスタ４１，４２
をそれぞれ流れる電流I1、I2間には、入力電圧
VINが極めて小さいとき、 I2＝nI1 …… の関係が成立するから、電流比が一定のカレント
ミラー動作に近いが、入力電圧VINが大きくなる
に従つてI1、I2の電流比が変化し、指数関数特性
を経て、I2＝mI1のような直線の関係となる。こ
のような回路を本明細書中では近似的なカレント
ミラー回路といい、その動作を近似的なカレント
ミラー動作という。
クタを２個のPNP型トランジスタ４１，４２の
各ベースにそれぞれ接続している。これらのトラ
ンジスタ４１，４２は、ベースが共通接続されて
いることにより、後述するように近似的にカレン
トミラー回路を構成する。各トランジスタ４１，
４２の各エミツタには抵抗４３，４４をそれぞれ
接続し、また各コレクタは抵抗４５，４６をそれ
ぞれ介して接地している。トランジスタ４１のコ
レクタと抵抗４５との接続点は、トランジスタ３
２のベースに接続している。ここで、トランジス
タ４２のエミツタ面積をトランジスタ４１のエミ
ツタ面積のｎ倍に設定しており、また、抵抗４３
の抵抗値R1を抵抗４４の抵抗値R2のｍ倍（R1＝
mR2）としている。このベースが共通接続され
たトランジスタ４１，４２及び抵抗４３，４４か
ら成る回路において、各トランジスタ４１，４２
をそれぞれ流れる電流I1、I2間には、入力電圧
VINが極めて小さいとき、 I2＝nI1 …… の関係が成立するから、電流比が一定のカレント
ミラー動作に近いが、入力電圧VINが大きくなる
に従つてI1、I2の電流比が変化し、指数関数特性
を経て、I2＝mI1のような直線の関係となる。こ
のような回路を本明細書中では近似的なカレント
ミラー回路といい、その動作を近似的なカレント
ミラー動作という。
次に、トランジスタ４２のコレクタと抵抗４６
との接続点には、ダイオード接続されたNPN型
トランジスタ４７のアノードとなるベースコレク
タ接続点が接続され、このトランジスタ４７のベ
ースはNPN型トランジスタ４８のベースに接続
されている。すなわち、トランジスタ４７，４８
はカレントミラー回路５０を構成しており、トラ
ンジスタ４８のコレクタ出力が出力端子４９より
取り出される。
との接続点には、ダイオード接続されたNPN型
トランジスタ４７のアノードとなるベースコレク
タ接続点が接続され、このトランジスタ４７のベ
ースはNPN型トランジスタ４８のベースに接続
されている。すなわち、トランジスタ４７，４８
はカレントミラー回路５０を構成しており、トラ
ンジスタ４８のコレクタ出力が出力端子４９より
取り出される。
以上の構成を有する非直線変換回路の入力端子
４０への入力電圧VINに対する出力端子４９から
の出力電流IOUTについて説明する。先ず、上記差
動増幅器３０の各トランジスタ３１〜３４のVF
（あるいはVBE）の関係により、入力電圧VINが０
のときでも該差動増幅器３０は動作可能となつて
いる。そして、正常動作時には、トランジスタ３
１，３２の各ベース電圧は互いに略等しくなるよ
うに上記差動増幅器が作動するから、抵抗４５の
端子電圧が略VINとなるようにトランジスタ４１
のコレクタ出力電流I1が流れる。ただし、VIN＝
０では、抵抗４５の端子電圧はトランジスタ３２
のベース電流IBと抵抗４５の抵抗値R3との積R3IB
となり、トランジスタ４１はカツトオフ状態にあ
る。ここで、上記VIN−IOUT特性の説明に先立ち、
各トランジスタ４１，４２の各コレクタ電流I1、
I2について考察する。
４０への入力電圧VINに対する出力端子４９から
の出力電流IOUTについて説明する。先ず、上記差
動増幅器３０の各トランジスタ３１〜３４のVF
（あるいはVBE）の関係により、入力電圧VINが０
のときでも該差動増幅器３０は動作可能となつて
いる。そして、正常動作時には、トランジスタ３
１，３２の各ベース電圧は互いに略等しくなるよ
うに上記差動増幅器が作動するから、抵抗４５の
端子電圧が略VINとなるようにトランジスタ４１
のコレクタ出力電流I1が流れる。ただし、VIN＝
０では、抵抗４５の端子電圧はトランジスタ３２
のベース電流IBと抵抗４５の抵抗値R3との積R3IB
となり、トランジスタ４１はカツトオフ状態にあ
る。ここで、上記VIN−IOUT特性の説明に先立ち、
各トランジスタ４１，４２の各コレクタ電流I1、
I2について考察する。
各トランジスタ４１，４２のベース−エミツタ
間電圧をそれぞれVBE1、VBE2とするとき、上記
I1、I2は、 I1≒IS1expqVBE1／kT …… I2＝IS2expqVBE2／kT …… となる。ただし、IS1、IS2は各トランジスタ４１，
４２の飽和電流、ｑは電気素量、ｋはボルツマン
定数、Ｔは温度（°Ｋ）である。ここで、kT／
ｑ≡VTとおくと、室温（略27℃）でVT≒26mV
である。また、上記各トンジスタ４１，４２のエ
ミツタ面積比により、 IS2＝nIS1 …… と考えられる。トランジスタのコレクタ電流はエ
ミツタ電流に略等しく、各抵抗４３，４４に現わ
れる電圧がそれぞれ略I1R1、I2R2となり、各トラ
ンジスタ４１，４２のベースが共通接続されてい
るから、 VBE2＝VBE1＋（I1R1−I2R2） …… これらの、式を、式に代入し整理する
と、 I2／I1≒nexpI1R1−I2R2／VT …… が得られる。
間電圧をそれぞれVBE1、VBE2とするとき、上記
I1、I2は、 I1≒IS1expqVBE1／kT …… I2＝IS2expqVBE2／kT …… となる。ただし、IS1、IS2は各トランジスタ４１，
４２の飽和電流、ｑは電気素量、ｋはボルツマン
定数、Ｔは温度（°Ｋ）である。ここで、kT／
ｑ≡VTとおくと、室温（略27℃）でVT≒26mV
である。また、上記各トンジスタ４１，４２のエ
ミツタ面積比により、 IS2＝nIS1 …… と考えられる。トランジスタのコレクタ電流はエ
ミツタ電流に略等しく、各抵抗４３，４４に現わ
れる電圧がそれぞれ略I1R1、I2R2となり、各トラ
ンジスタ４１，４２のベースが共通接続されてい
るから、 VBE2＝VBE1＋（I1R1−I2R2） …… これらの、式を、式に代入し整理する
と、 I2／I1≒nexpI1R1−I2R2／VT …… が得られる。
この式より、上記VINが極めて小さく、I1R1
≪VT，I2R2≪VTのときには、expの内容が略０と
なるためe0＝１より、 I2／I1≒ｎ …… となる。また、VINがやや大きくなつてI1R1≫
VT、かつI2R2≪VTのときには、式のI2R2／VT
の項が略無視でき、 I2／I1≒nexpI1R1／VT …… となつて、指数関数特性となる。ここで、抵抗４
３，４４の各抵抗値R1，R2には前述したように
R1＝mR2の関係があるから、 I2／I1≒nexpI1mR2／VT …… とも表わせる。次に、上記VINがさらに大きくな
つて、I1R1，I2R2≫VTとなるときは、上記式に
R1＝mR2の関数を代入し、 I2／I1≒nexpI1mR2−I2R2／VT loI2／nI1≒mI1R2−I2R2／VT VT／I2R2loI2／nI1≒ｍI1／I2−１ …… ここでI2R2≫VTよりVT／I2R2は０近くなり、式 の左辺を略０とすることができ、 ０≒ｍI1／I2−１ ∴I2／I1≒ｍ …… が得られる。これは傾きｍの直線を表わす。
≪VT，I2R2≪VTのときには、expの内容が略０と
なるためe0＝１より、 I2／I1≒ｎ …… となる。また、VINがやや大きくなつてI1R1≫
VT、かつI2R2≪VTのときには、式のI2R2／VT
の項が略無視でき、 I2／I1≒nexpI1R1／VT …… となつて、指数関数特性となる。ここで、抵抗４
３，４４の各抵抗値R1，R2には前述したように
R1＝mR2の関係があるから、 I2／I1≒nexpI1mR2／VT …… とも表わせる。次に、上記VINがさらに大きくな
つて、I1R1，I2R2≫VTとなるときは、上記式に
R1＝mR2の関数を代入し、 I2／I1≒nexpI1mR2−I2R2／VT loI2／nI1≒mI1R2−I2R2／VT VT／I2R2loI2／nI1≒ｍI1／I2−１ …… ここでI2R2≫VTよりVT／I2R2は０近くなり、式 の左辺を略０とすることができ、 ０≒ｍI1／I2−１ ∴I2／I1≒ｍ …… が得られる。これは傾きｍの直線を表わす。
以上のI1、I2の関係は、前述した抵抗４５の端
子電圧が略VINに等しく現われ、この抵抗４５を
流れる電流が略I1であることより、VIN−I2の関
係に略対応するものとなつている。第５図はこの
VIN−I2の関係を示しており図中の各領域Ａ，Ｂ，
Ｃがそれぞれ上記各式，，に略対応してい
る。
子電圧が略VINに等しく現われ、この抵抗４５を
流れる電流が略I1であることより、VIN−I2の関
係に略対応するものとなつている。第５図はこの
VIN−I2の関係を示しており図中の各領域Ａ，Ｂ，
Ｃがそれぞれ上記各式，，に略対応してい
る。
次に、上記電流I2と出力端子４９の出力電流
IOUTとの関係をみるとき、カレントミラー回路５
０の各トランジスタ４７，４８の動作状態を考慮
する必要がある。
IOUTとの関係をみるとき、カレントミラー回路５
０の各トランジスタ４７，４８の動作状態を考慮
する必要がある。
すなわち、ダイオード接続されたトランジスタ
４７を流れる電流IDは、抵抗４６の抵抗値R4とす
るとき、 ID＝ISexp（I2−ID）R4／VT …… となる。この電流IDは、カレントミラー動作によ
りそのまま出力電流IOUTとして出力端子４９より
取り出される。また、入力電圧VINが極めて小さ
いときには、上記I1とI2との間に式の関係、す
なわちI2≒nI1の関係が成立しているから、トラ
ンジスタ４７の動作開始電圧をVBE ONするとき、
出力電流IOUTが得られる入力電圧の最小値はＩ／ｎ VBE ONとなる。すなわち、入力電圧VINが０から
１／ｎVBE ONまでの間は出力電流IOUTは略０であり、 VINがＩ／ｎVBE ONに達したときに出力電流IOUTが流 れ始めるから、この非直線変換回路の動作開始電
圧はＩ／ｎVBE ONに縮小されたことになる。
４７を流れる電流IDは、抵抗４６の抵抗値R4とす
るとき、 ID＝ISexp（I2−ID）R4／VT …… となる。この電流IDは、カレントミラー動作によ
りそのまま出力電流IOUTとして出力端子４９より
取り出される。また、入力電圧VINが極めて小さ
いときには、上記I1とI2との間に式の関係、す
なわちI2≒nI1の関係が成立しているから、トラ
ンジスタ４７の動作開始電圧をVBE ONするとき、
出力電流IOUTが得られる入力電圧の最小値はＩ／ｎ VBE ONとなる。すなわち、入力電圧VINが０から
１／ｎVBE ONまでの間は出力電流IOUTは略０であり、 VINがＩ／ｎVBE ONに達したときに出力電流IOUTが流 れ始めるから、この非直線変換回路の動作開始電
圧はＩ／ｎVBE ONに縮小されたことになる。
このＩ／ｎVBE ONを第５図のように領域Ａ内の高
入力電圧部分に設定するとき、あるいは、先に
Ｉ／ｎVBE ONを与えてそのすぐ上の電圧でI1R1＞VT となるような抵抗４３の抵抗値R1を定めれば、
領域Ａ内のＩ／ｎVBE ON以上の区間では、出力電流 IOUTに上記式による非直線の影響がやや表わ
れ、さらに上記式に対応する領域Ｂおよび上記
式に対応する領域Ｃにもそれぞれ上記式の影
響が重畳し、最終的にたとえば第６図に示すよう
なVIN−IOUT特性が得られる。
Ｉ／ｎVBE ONを与えてそのすぐ上の電圧でI1R1＞VT となるような抵抗４３の抵抗値R1を定めれば、
領域Ａ内のＩ／ｎVBE ON以上の区間では、出力電流 IOUTに上記式による非直線の影響がやや表わ
れ、さらに上記式に対応する領域Ｂおよび上記
式に対応する領域Ｃにもそれぞれ上記式の影
響が重畳し、最終的にたとえば第６図に示すよう
なVIN−IOUT特性が得られる。
以上の説明からも明らかなように、コントロー
ル電圧をＩ／ｎ〜Ｉ／ｍに縮小でき、動作開始電圧もシ リコンダイオードのVFのＩ／ｎ〜Ｉ／ｍに縮小でき、 たとえば1.6Vの電源電圧で動作可能な電圧一電
流変換形の非直線変換回路を実現できる。
ル電圧をＩ／ｎ〜Ｉ／ｍに縮小でき、動作開始電圧もシ リコンダイオードのVFのＩ／ｎ〜Ｉ／ｍに縮小でき、 たとえば1.6Vの電源電圧で動作可能な電圧一電
流変換形の非直線変換回路を実現できる。
このような非直線回路は、たとえば第１図に示
したようなノイズリダクシヨン回路に用いること
ができ、1.6V程度で動作可能なノイズリダクシ
ヨン回路の実現を可能とするものである。
したようなノイズリダクシヨン回路に用いること
ができ、1.6V程度で動作可能なノイズリダクシ
ヨン回路の実現を可能とするものである。
本発明の非直線変換回路によれば、ベースが共
通接続された第１、第２のトランジスタのエミツ
タ面積の比を１：ｎとして、これらの第１、第２
のトランジスタの各エミツタにそれぞれ接続され
た第１、第２の抵抗の抵抗値の比をｍ：１として
いるため、従来のシリコンダイオードの電圧一電
流特性をそのままＩ／ｎ〜Ｉ／ｍに縮小でき、閾値電 圧、コントロール電圧範囲、曲線範囲を縮小して
低電圧動作を可能とすることができる。
通接続された第１、第２のトランジスタのエミツ
タ面積の比を１：ｎとして、これらの第１、第２
のトランジスタの各エミツタにそれぞれ接続され
た第１、第２の抵抗の抵抗値の比をｍ：１として
いるため、従来のシリコンダイオードの電圧一電
流特性をそのままＩ／ｎ〜Ｉ／ｍに縮小でき、閾値電 圧、コントロール電圧範囲、曲線範囲を縮小して
低電圧動作を可能とすることができる。
第１図は非直線変換回路が用いられるノイズリ
ダクシヨン回路の基本的構成を示すブロツク回路
図、第２図は本発明の先行技術となる非直線変換
回路の一例を示す回路図、第３図は第２図の回路
の入出力特性を示すグラフ、第４図は本発明の非
直線変換回路の一実施例を示す回路図、第５図及
び第６図は第４図の回路の動作を説明するための
グラフである。 ３０……差動増幅器、４０′……入力端子、４
１……第１のトランジスタ、４２……第２のトラ
ンジスタ、４３……第１の抵抗、４４……第２の
抵抗、４９……出力端子、５０……カレントミラ
ー回路。
ダクシヨン回路の基本的構成を示すブロツク回路
図、第２図は本発明の先行技術となる非直線変換
回路の一例を示す回路図、第３図は第２図の回路
の入出力特性を示すグラフ、第４図は本発明の非
直線変換回路の一実施例を示す回路図、第５図及
び第６図は第４図の回路の動作を説明するための
グラフである。 ３０……差動増幅器、４０′……入力端子、４
１……第１のトランジスタ、４２……第２のトラ
ンジスタ、４３……第１の抵抗、４４……第２の
抵抗、４９……出力端子、５０……カレントミラ
ー回路。
Claims (1)
- 【特許請求の範囲】 １ 入力信号がベースに供給される入力トランジ
スタと、 この入力トランジスタのエミツタ出力が一方の
入力端子に供給される差動増幅器と、 この差動増幅器からの出力がそれぞれのベース
に供給され近似的にカレントミラー回路を構成す
る第１、第２のトランジスタと、 これら第１、第２のトランジスタのエミツタに
それぞれ接続された第１、第２の抵抗と、 上記第２のトランジスタのコレクタ出力を電流
として取り出すカレントミラー回路とを備え、 上記第１、第２のトランジスタの各エミツタ面
積の比を１：ｎとし、上記第１、第２の抵抗の抵
抗値の比をｍ：１として成ることを特徴とする非
直線変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57232961A JPS59125111A (ja) | 1982-12-30 | 1982-12-30 | 非直線変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57232961A JPS59125111A (ja) | 1982-12-30 | 1982-12-30 | 非直線変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59125111A JPS59125111A (ja) | 1984-07-19 |
| JPH0468809B2 true JPH0468809B2 (ja) | 1992-11-04 |
Family
ID=16947579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57232961A Granted JPS59125111A (ja) | 1982-12-30 | 1982-12-30 | 非直線変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59125111A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6362468A (ja) * | 1986-09-03 | 1988-03-18 | Matsushita Graphic Commun Syst Inc | フアクシミリ装置 |
-
1982
- 1982-12-30 JP JP57232961A patent/JPS59125111A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59125111A (ja) | 1984-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4013898A (en) | Hysteresis circuit | |
| US4516081A (en) | Voltage controlled variable gain circuit | |
| JPH0452645B2 (ja) | ||
| JPS6155288B2 (ja) | ||
| JPH0682308B2 (ja) | 電流源回路配置 | |
| US4251778A (en) | Circuit with electrically controlled gain | |
| JPH0468809B2 (ja) | ||
| US4250461A (en) | Current mirror amplifier | |
| JPS6357808B2 (ja) | ||
| JPS6258009B2 (ja) | ||
| JPS647684B2 (ja) | ||
| JPH0230902Y2 (ja) | ||
| JP2956609B2 (ja) | バイポーラ・マルチプライヤ | |
| JPS645369Y2 (ja) | ||
| JPH0434567Y2 (ja) | ||
| JPH0413692Y2 (ja) | ||
| JPS6031130B2 (ja) | サンプル・ホ−ルド回路 | |
| JPS6346845B2 (ja) | ||
| JPH0330828B2 (ja) | ||
| JPS6323573B2 (ja) | ||
| JPS63314904A (ja) | 掛算検波器用広帯域増幅回路 | |
| JPS6216015Y2 (ja) | ||
| JP2850325B2 (ja) | 基準電圧発生回路 | |
| JP2550241B2 (ja) | フローティング電源回路 | |
| JPH0449807B2 (ja) |