JPH0468825B2 - - Google Patents
Info
- Publication number
- JPH0468825B2 JPH0468825B2 JP7758081A JP7758081A JPH0468825B2 JP H0468825 B2 JPH0468825 B2 JP H0468825B2 JP 7758081 A JP7758081 A JP 7758081A JP 7758081 A JP7758081 A JP 7758081A JP H0468825 B2 JPH0468825 B2 JP H0468825B2
- Authority
- JP
- Japan
- Prior art keywords
- super
- signal
- circuit
- signals
- key
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000003780 insertion Methods 0.000 claims description 11
- 230000037431 insertion Effects 0.000 claims description 11
- 230000003111 delayed effect Effects 0.000 claims description 9
- 238000007493 shaping process Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 5
- 239000008186 active pharmaceutical agent Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
- H04N5/265—Mixing
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Studio Circuits (AREA)
Description
【発明の詳細な説明】
本発明はテレビジヨン信号にスーパー信号を挿
入するスーパー信号挿入回路に関する。
入するスーパー信号挿入回路に関する。
テレビジヨン信号にスーパー信号を挿入する場
合、スーパー信号は１つの信号だけでなく、２つ
又はそれ以上の信号を挿入することがあり、これ
ら複数のスーパー信号を独立に制御してオン、オ
フすることがある。又、このスーパー信号を挿入
するに際しては本線信号に挿入された時このスー
パー信号を見やすくするためにスーパー信号の縁
を黒く縁取りする方法が採られている。又、入力
されるスーパー信号のレベルに対応してこのスー
パー信号を整形してキーイングパルスを発生する
整形回路に制御信号を加えてキーイングレベルを
調整するためにスーパー信号及びキーパルスを本
線信号へのスーパー・オン・オフとは関係なくモ
ニター端子に出力することがある。
合、スーパー信号は１つの信号だけでなく、２つ
又はそれ以上の信号を挿入することがあり、これ
ら複数のスーパー信号を独立に制御してオン、オ
フすることがある。又、このスーパー信号を挿入
するに際しては本線信号に挿入された時このスー
パー信号を見やすくするためにスーパー信号の縁
を黒く縁取りする方法が採られている。又、入力
されるスーパー信号のレベルに対応してこのスー
パー信号を整形してキーイングパルスを発生する
整形回路に制御信号を加えてキーイングレベルを
調整するためにスーパー信号及びキーパルスを本
線信号へのスーパー・オン・オフとは関係なくモ
ニター端子に出力することがある。
原理的に２つのスーパー信号を挿入する場合挿
入回路を２段シリーズに接続すればよいが、挿入
回路が余分に必要となるし、更に３つ以上のスー
パー信号を挿入する場合はこの数に応じて挿入回
路の数を増す必要がでてくる。そこでスーパー信
号をあらかじめ混合する方法がとられるが、実際
の効果においては２つのスーパー信号を挿入する
場合とどちらか一方のスーパー信号のみを挿入す
る場合があり、一方のスーパー信号のみを挿入す
る場合本線にスーパーする信号は常に本線のゲー
ト回路に供給されているため、複数のスーパー信
号の１つをオンしている時、他のスーパー信号と
位相が重なつている場合はオフされているべきス
ーパー信号が前記の縁取りの中に出力され不自然
になる欠点があつた。
入回路を２段シリーズに接続すればよいが、挿入
回路が余分に必要となるし、更に３つ以上のスー
パー信号を挿入する場合はこの数に応じて挿入回
路の数を増す必要がでてくる。そこでスーパー信
号をあらかじめ混合する方法がとられるが、実際
の効果においては２つのスーパー信号を挿入する
場合とどちらか一方のスーパー信号のみを挿入す
る場合があり、一方のスーパー信号のみを挿入す
る場合本線にスーパーする信号は常に本線のゲー
ト回路に供給されているため、複数のスーパー信
号の１つをオンしている時、他のスーパー信号と
位相が重なつている場合はオフされているべきス
ーパー信号が前記の縁取りの中に出力され不自然
になる欠点があつた。
本発明の目的は上記欠点を除去すべく複数のス
ーパー信号のうちのオフされているスーパー信号
がオンされているスーパー信号に影響を与えない
ようにしたスーパー信号挿入回路を提供すること
である。
ーパー信号のうちのオフされているスーパー信号
がオンされているスーパー信号に影響を与えない
ようにしたスーパー信号挿入回路を提供すること
である。
次に本発明を図面を参照してながら詳細に説明
してゆく。第１図は従来行なわれていた方法を示
す図であり、本発明の理解を助けるためにこれを
説明してゆく。図はスーパー信号S1をオンとしス
ーパー信号S2をオフに制御した時の波形を示して
いる。DS1はスーパー信号の縁取りを行なうた
め、スーパー信号S1がτだけ遅延された信号でこ
の信号が本線信号にスーパーされる。K1はDS1の
遅延された信号を本線に挿入するためのキーパル
スでスーパー信号DS1より前後に、２τだけ広い
パルスとなつている。スーパー信号S2についても
前記と同様に整形されて、遅延されたスーパー信
号DS2、キーパルスK2が得られる。本線信号に挿
入される時は遅延されたスーパー信号DS1，DS2
が混合されてMS1のようになり本線信号のスーパ
ー信号挿入回路に供給される。又、キー信号K1，
K2も合成されて挿入回路に供給されるが、スー
パー信号S2の制御信号がオフの時、キーパルス
K1のみが供給されることになる。この時、本線
出力はOSに示すようにＡの部分は縁取りがつい
ているがＢの縁取り部分にはスーパー信号DS2が
現われ、縁取りがなくなつてしまう。これはスー
パー信号S1及びS2がＢの部分で位相が重なつてい
る場合に発生することになる。前記の説明では水
平方向のみについて行なつているが垂直方向につ
いても全く同様のことがいえる。
してゆく。第１図は従来行なわれていた方法を示
す図であり、本発明の理解を助けるためにこれを
説明してゆく。図はスーパー信号S1をオンとしス
ーパー信号S2をオフに制御した時の波形を示して
いる。DS1はスーパー信号の縁取りを行なうた
め、スーパー信号S1がτだけ遅延された信号でこ
の信号が本線信号にスーパーされる。K1はDS1の
遅延された信号を本線に挿入するためのキーパル
スでスーパー信号DS1より前後に、２τだけ広い
パルスとなつている。スーパー信号S2についても
前記と同様に整形されて、遅延されたスーパー信
号DS2、キーパルスK2が得られる。本線信号に挿
入される時は遅延されたスーパー信号DS1，DS2
が混合されてMS1のようになり本線信号のスーパ
ー信号挿入回路に供給される。又、キー信号K1，
K2も合成されて挿入回路に供給されるが、スー
パー信号S2の制御信号がオフの時、キーパルス
K1のみが供給されることになる。この時、本線
出力はOSに示すようにＡの部分は縁取りがつい
ているがＢの縁取り部分にはスーパー信号DS2が
現われ、縁取りがなくなつてしまう。これはスー
パー信号S1及びS2がＢの部分で位相が重なつてい
る場合に発生することになる。前記の説明では水
平方向のみについて行なつているが垂直方向につ
いても全く同様のことがいえる。
次に本発明の一実施例を第２図に、そしてその
ときの波形図を第３図に示しながら本発明を詳細
に説明する。本線信号は端子１から入り、利得制
御回路１８を経て出力端子２へ出力される。端子
３，４よりのスーパー信号S1，S2は８，１０の整
形回路において整形されてキーパルスが発生され
る。又、７，９は遅延回路でスーパー信号に縁取
りをつけるためにτだけスーパー信号を遅延させ
る。１１，１２の利得制御回路は端子５，６から
それぞれ与えられるスーパー信号S1，S2に対応し
た制御電圧によつて制御され、キーパルスのレベ
ルを可変する。尚、１１，１２の利得制御回路は
パルスの規定されたレベル以上を制限するクリツ
プ回路によつて代えることも可能である。利得制
御回路１１，１２の出力の２つのキーパルスは混
合回路１３で混合されて利得制御回路１８へ送ら
れる。利得制御回路１８では混合されたキーパル
スの振幅に応じて利得が変えられ、本線信号にス
ーパー信号を挿入すべき部分を制御する。ゲート
回路１５，１６は端子５，６に与えられるスーパ
ー信号S1，S2に対する効果制御情報（オンかオ
フ）によつてロジツク回路１７で発生された電圧
を受け、第１のスーパー信号を第２のキーパルス
K2でまた、第２のスーパー信号を第１のキーパ
ルスK1でゲートを行なう。ここで端子５の制御
電圧がオンで端子６の第２の制御電圧がオフの時
はゲート回路１６においてスーパー信号２がキー
パルスK1でゲートされ、その出力においてキー
パルスK1の期間中にはスーパー信号DS2が現われ
ないように制御される。これによりスーパー信号
を挿入する時の波形は第３図のMS′の如くなり、
縁取り部分にオフとなつている信号が現われなく
なる。尚本説明で２つの信号について説明したが
２つ以上の信号の時も同様である。
ときの波形図を第３図に示しながら本発明を詳細
に説明する。本線信号は端子１から入り、利得制
御回路１８を経て出力端子２へ出力される。端子
３，４よりのスーパー信号S1，S2は８，１０の整
形回路において整形されてキーパルスが発生され
る。又、７，９は遅延回路でスーパー信号に縁取
りをつけるためにτだけスーパー信号を遅延させ
る。１１，１２の利得制御回路は端子５，６から
それぞれ与えられるスーパー信号S1，S2に対応し
た制御電圧によつて制御され、キーパルスのレベ
ルを可変する。尚、１１，１２の利得制御回路は
パルスの規定されたレベル以上を制限するクリツ
プ回路によつて代えることも可能である。利得制
御回路１１，１２の出力の２つのキーパルスは混
合回路１３で混合されて利得制御回路１８へ送ら
れる。利得制御回路１８では混合されたキーパル
スの振幅に応じて利得が変えられ、本線信号にス
ーパー信号を挿入すべき部分を制御する。ゲート
回路１５，１６は端子５，６に与えられるスーパ
ー信号S1，S2に対する効果制御情報（オンかオ
フ）によつてロジツク回路１７で発生された電圧
を受け、第１のスーパー信号を第２のキーパルス
K2でまた、第２のスーパー信号を第１のキーパ
ルスK1でゲートを行なう。ここで端子５の制御
電圧がオンで端子６の第２の制御電圧がオフの時
はゲート回路１６においてスーパー信号２がキー
パルスK1でゲートされ、その出力においてキー
パルスK1の期間中にはスーパー信号DS2が現われ
ないように制御される。これによりスーパー信号
を挿入する時の波形は第３図のMS′の如くなり、
縁取り部分にオフとなつている信号が現われなく
なる。尚本説明で２つの信号について説明したが
２つ以上の信号の時も同様である。
以上詳述したように本発明によれば複数のスー
パー信号を挿入する時オフとなつている信号がオ
ンとなつている信号に影響を与えないようにでき
る。
パー信号を挿入する時オフとなつている信号がオ
ンとなつている信号に影響を与えないようにでき
る。
第１図は従来の方法による時の波形を示した
図、第２図は本発明の一実施例を示すブロツク
図、第３図は本発明による時の波形図である。
図、第２図は本発明の一実施例を示すブロツク
図、第３図は本発明による時の波形図である。
Claims (1)
- １ 第一及び第二のスーパー信号を受けパルス幅
がこれらのスーパー信号よりそれぞれ拡大された
幅をもち、本線信号をキーイングする第一及び第
二のキーパルスをそれぞれ作る第一及び第二の整
形回路と、前記第一及び第二のスーパー信号にそ
れぞれ対応した外部からの第一及び第二の制御電
圧に応じて前記第一及び第二のキーパルスのレベ
ルを制御する第一及び第二のキーパルス利得制御
回路と、前記第一及び第二のキーパルス利得制御
回路の出力を混合するキーパルス混合回路と、前
記第一及び第二のスーパー信号を所定量遅延し、
第一及び第二の遅延スーパー信号をそれぞれ出力
する第一及び第二の遅延回路と、前記第一の遅延
回路からの出力である前記第一の遅延スーパー信
号を前記第二のキーパルスで打ち抜く第一のゲー
ト回路と、前記第二の遅延回路の出力である第二
の遅延スーパー信号を前記第一のキーパルスで打
ち抜く第二のゲート回路と、前記第一及び第二の
ゲート回路の出力を混合するスーパー信号混合回
路と、前記キーパルス混合回路からのキーパルス
に応じて前記スーパー信号混合回路からのスーパ
ー信号を本線信号に挿入する挿入回路と、前記第
一及び第二の制御電圧を入力し、これらの信号が
ともにオンあるいはオフのときそれぞれの前記遅
延スーパー信号は前記スーパー信号混合回路に供
給され、一方がオンで他方がオフのときオン側の
キーパルスでオフ側の前記遅延スーパー信号を打
ち抜く様に前記第一及び第二のゲート回路を制御
するロジツク回路とを備えたことを特徴とするス
ーパー信号挿入回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7758081A JPS57193182A (en) | 1981-05-22 | 1981-05-22 | Super signal inserting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7758081A JPS57193182A (en) | 1981-05-22 | 1981-05-22 | Super signal inserting circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57193182A JPS57193182A (en) | 1982-11-27 |
| JPH0468825B2 true JPH0468825B2 (ja) | 1992-11-04 |
Family
ID=13637919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7758081A Granted JPS57193182A (en) | 1981-05-22 | 1981-05-22 | Super signal inserting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57193182A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60104877U (ja) * | 1983-12-23 | 1985-07-17 | 日本電気株式会社 | 画像表示装置 |
-
1981
- 1981-05-22 JP JP7758081A patent/JPS57193182A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57193182A (en) | 1982-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1177953A (en) | Video key edge generator for increasing the size of an associated border, drop shadow and/or outline | |
| JPH0468825B2 (ja) | ||
| JP2692637B2 (ja) | バスドライバ | |
| JPS6320072B2 (ja) | ||
| US4816907A (en) | Television synchronizing signal pattern correction circuit | |
| GB1346507A (en) | Television control circuit | |
| JP2737547B2 (ja) | フレーム信号発生回路 | |
| JPH088473B2 (ja) | 相補形ｄ形フリツプフロツプ回路 | |
| JPH0224279Y2 (ja) | ||
| JPH0332115Y2 (ja) | ||
| JPS6076807A (ja) | クロツク整形回路 | |
| JPS6034871B2 (ja) | 複数分割画面のボーダー発生回路 | |
| JPS6076808A (ja) | クロツク整形回路 | |
| JPS641824Y2 (ja) | ||
| JPS62227277A (ja) | テレビジヨン信号のクランプ回路 | |
| SU1390774A2 (ru) | Цифровой частотно-фазовый дискриминатор | |
| JPH0423870B2 (ja) | ||
| KR930001328Y1 (ko) | Vcr의 색신호 뮤트에 의한 화질개선회로 | |
| JPS61156981A (ja) | 映像特殊効果装置 | |
| JPS63269822A (ja) | 位相検波回路 | |
| JPS6251891A (ja) | カラ−カメラにおけるシエ−デイング補正回路 | |
| JPH0594415A (ja) | バスフアイト防止回路 | |
| JPH02116129U (ja) | ||
| JPH0685810A (ja) | バースト信号発生回路 | |
| JPH0496578A (ja) | 垂直同期信号分離回路 |