JPH0685810A - バースト信号発生回路 - Google Patents

Abstract

(57)【要約】 【目的】バースト信号入力時にクロックとデータの立ち
上がり点を揃え、クロックがローレベル連続になった際
は、データもローレベル固定になること。 【構成】クロック2とデータ3はディレイフリップフロッ
プ6へ入力し出力7を得る。該クロック2をワンショット
マルチバイブレータ8に入力し、パルス幅設定回路9より
パルス幅を設定し出力10を得る。該出力7と該出力10を
アンド回路11に入力しデータ出力12を得る。また、該ク
ロック2は遅延回路4によって該データ出力12の立ち上が
り点と揃うように調整し、クロック出力5となる。 【効果】簡素なロジック回路の構成によってクロックが
ロー連続になった時にデータもロー固定となるバースト
信号発生回路が得られる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタル伝送システ
ムにおいてクロック信号とデータ信号をバースト信号と
して発生する回路に関するものである。

【０００２】

【従来の技術】従来の信号発生回路としては、特開平３
−２８０７１０に記載されているが、クロック信号の生
成のみにしか触れておらず、データの制御については触
れていない。従来のデータ出力もある信号発生回路は一
例として図３に示すタイミングチャートのようにクロッ
クがハイとローの連続信号からローレベル連続へ変化し
たときに、データはハイレベル一定またはローレベル一
定で出力し、クロックによるデータ出力の制御が出来な
かった。

【０００３】

【発明が解決しようとする課題】上記従来技術の回路で
は、クロック信号の立ち上がりがデータ信号の立ち上が
りと立ち下がりの間に来るように設定され、且つクロッ
ク信号がローレベル連続になったときにデータ信号がハ
イレベル若しくはローレベルが出力されていた。しか
し、この方法ではバースト信号入力時にクロック信号と
データ信号の立ち上がり点が揃わないということと、ク
ロック信号がローレベル連続になった時にデータ信号が
ハイレベルで出力される可能性があり、不具合が生じ
た。

【０００４】本発明は、クロック信号とデータの立ち上
がり点を揃えることと、クロック信号がローレベル連続
になった時は、データ出力もローレベルに固定させるこ
とを目的とする。

【０００５】

【課題を解決するための手段】上記目的を達成するため
に、データ信号については、信号発生源のクロックとデ
ータを入力源とするフリップフロップ回路の出力とクロ
ック信号を入力源としたワンショットマルチバイブレー
タの出力を入力源とするアンド回路にて生成することに
よって、クロック信号出力が無くなったときのデータ出
力をローレベル固定出来ることを特徴とする。

【０００６】またクロック信号をデータ信号と立ち上が
り点を合わせるように遅延回路により調整を行えること
を特徴とする。

【０００７】

【作用】信号発生源より出力したクロックとデータは、
該データの立ち上がりと立ち下がりの間より該クロック
が立ち上がるようになっているのと、該クロック出力が
ローレベルになったときデータ出力がハイレベルになっ
てしまうので、該クロックと該データをディレイフリッ
プフロップ回路入力してデータを遅延させて、該クロッ
クをワンショットマルチバイブレータに入力して該クロ
ックがハイとローの連続出力があるときには該マルチバ
イブレータ出力がハイレベルとなるようにパルス幅を設
定する。該フリップフロップ出力と該マルチバイブレー
タ出力をアンド回路へ入力し、該アンド回路出力は該ク
ロックがローレベル連続時にロー固定となる。このアン
ド回路出力がバースト信号発生回路のデータ出力とな
る。

【０００８】また、遅延回路により該クロックの立ち上
がり点を該データ出力の立ち上がり点と揃うように適当
に調整する。この遅延回路出力がバースト信号発生回路
のクロック出力となる。

【０００９】

【実施例】以下、本発明の一実施例を図１および図２に
より説明する。

【００１０】図１は本発明の一実施例に係わるバースト
信号発生回路の回路図である。信号発生源１により出力
されたクロック信号２とデータ信号３はディレイフリッ
プフロップ回路６へ入力し、フリップフロップ回路出力
７を得る。該クロック信号２を入力源とするワンショッ
トマルチバイブレータ８において、パルス幅設定回路９
によりマルチバイブレータ出力１０のパルス幅を設定す
る。該フリップフロップ回路出力７と該マルチバイブレ
ータ出力１０を入力源とするアンド回路１１によってア
ンド回路出力１２を得る。この信号が本発明のバースト
信号発生回路のデータ出力となる。また、該クロック信
号２は遅延回路４によって、遅延回路出力５の立ち上が
り点と該データ出力１２の立ち上がり点が揃うように調
整することにより、本発明のバースト信号発生回路のク
ロック出力となる。

【００１１】図２は本発明のバースト信号発生回路の各
回路における入力および出力信号のタイミングチャート
を示し、各回路の働きを説明する。同図において、クロ
ック信号２の立ち上がりはデータ信号３の立ち上がりと
立ち下がりの間にあり、また該クロック信号２がローレ
ベル固定となったときに該データ信号３がハイレベル固
定となることを示している。該クロック信号２と該デー
タ信号３を入力する該ディレイフリップフロップ回路６
の出力信号７は該データ信号３の立ち上がりを該クロッ
ク信号２の立ち上がりに合わせるように遅延するのを示
している。該クロック信号２の立ち上がりを検出して動
作するを入力源とするワンショットマルチバイブレータ
８は、パルス幅設定回路９によりパルス幅を該クロック
信号周期より長く設定して、出力信号１０は該クロック
信号２がハイレベルとローレベルを一定周期で繰り返し
ている間のみ出力することを示している。該フリップフ
ロップ回路出力７と該マルチバイブレータ出力１０を入
力源とする該アンド回路１１の出力１２のようになり、
該クロック信号２がハイレベルとローレベルを繰り返し
ている間にはデータ出力があり且つ該クロック信号２が
ローレベル連続になったときはデータ出力もローレベル
固定となることを示している。この該アンド回路出力１
２が本発明のバースト信号発生回路のデータ出力とな
る。

【００１２】また該クロック信号２は該データ出力信号
１２の立ち上がりと合わせるために該遅延回路４を使用
し、このアンド回路出力５が本発明のバースト信号発生
回路のクロック出力となる。

【００１３】これらから、クロック信号の立ち上がりと
データ信号の立ち上がりを揃えて且つクロック信号がロ
ーレベル連続となったときはデータ信号もローレベル固
定となるバースト信号発生回路が得られる。

【００１４】また本発明のもう一つの実施例として、回
路構成は図１とほぼ同じで該クロック出力信号５を出力
せずに該データ出力信号１２のみを出力することによ
り、バースト状のデータ信号のみ出力するバースト信号
発生回路が得られる。

【００１５】

【発明の効果】本発明によれば、既存の信号発生回路に
簡素なロジック回路の組み合わせを付加することによっ
て、クロック信号がローレベル連続となったときはデー
タ信号もローレベル固定となるバースト信号発生回路を
構成することが出来る。

【図面の簡単な説明】

【図１】本発明の一実施例の回路図である。

【図２】本発明のバースト信号発生回路の各回路におけ
る入力および出力信号のタイミングチャートである。

【図３】従来の信号発生回路のタイミングチャートであ
る。

【符号の説明】

１…バースト信号発生源、 ２…クロック信号、 ３…データ信号、 ４…遅延回路、 ５…遅延回路出力（クロック出力信号）、 ６…ディレイフリップフロップ回路、 ７…ディレイフリップフロップ回路出力、 ８…ワンショットマルチバイブレータ、 ９…パルス幅設定回路、 １０…ワンショットマルチバイブレータ出力、 １１…アンド回路、 １２…アンド回路出力（データ出力信号）。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 生島 一郎 神奈川県横浜市戸塚区戸塚町216番地株式 会社日立製作所情報通信事業部内

Claims (1)

【特許請求の範囲】
1. 【請求項１】クロック信号がローレベル連続の時にデー
   タ信号はハイレベルかローレベルを出力し、両信号の立
   ち上がり点が揃っていないバースト信号発生源におい
   て、該クロック信号と該データ信号を入力源とするフリ
   ップフロップ回路、該クロック信号を入力源とするワン
   ショットマルチバイブレータ、そして該フリップフロッ
   プ回路出力と該ワンショットマルチバイブレータ出力を
   入力源とするアンド回路、該クロック信号を入力源とし
   該アンド回路出力の立ち上がり点と揃うように調整する
   ための遅延回路から構成されるロジック回路を付加する
   ことによって、該アンド回路出力がデータ出力、該遅延
   回路出力がクロック出力となりバースト状のクロック信
   号がローレベル連続のときには、データ信号出力をロー
   レベルに固定することを特徴とするバースト信号発生回
   路。