JPH0468917A - トランジスタの出力短絡保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明はオープンコレクタ出力形式となっているトラン
ジスタの出力短絡保護回路に関する。

〈従来の技術〉 オープンコレクタ出力形式のトランジスタ回路の従来例
を第３図（ａ）の）に示す。

まず、第３図（ａ）の回路例について説明すると、ＮＰ
Ｎ型のトランジスタＴｒｉのエミッタは接地されている
一方、コレクタは抵抗Ｒ１を介して出力端子Ｔに接続さ
れている。この出力端子Ｔには図示されていないが負荷
を介して電源が接続される。また、トランジスタＴｒｉ
のベースには、抵抗Ｒ２を介して入力信号が導入されて
おり、入力信号に応じてトランジスタＴｒｉがスイッチ
ングするようになっている。

また、トランジスタＴｒｉがオン状態であり、出力端子
Ｔが負荷を介さずに直接電源に接続されたときには抵抗
Ｒ１によりコレクタ電流が制限され、トランジスタＴｒ
ｉが出力短絡により破壊しないようになっている。

なお、第３図［有］）はＰＮＰ型のトランジスタＴｒｌ
についての回路例を示しており、基本的構成、動作は第
３図（ａ）に示すものと全く同様であるので説明は省略
する（第３図に示す従来例を第１の従来例とする）。

次に、上記したコレクタ電流制限用の抵抗ではなく特別
な出力短絡保護回路を備えるトランジスタ回路について
第４図（ａ）　（ｂ）を参照して説明する。

まず、第４図（ａ）の回路例について説明する。トラン
ジスタＴｒｉのコレクタは出力端子Ｔに接続されている
一方、エミッタは抵抗Ｒ１の一方及びトランジスタＴｒ
２のベースが接続されている。

このトランジスタＴｒ２のエミッタは抵抗Ｒ１の他方と
ともに接地されている一方、コレクタはトランジスタＴ
ｒｉのベース及び抵抗Ｒ２の一方に接続されている。

即ち、出力端子Ｔに負荷を介して電源が接続され、入力
信号が抵抗Ｒ２を介してトランジスタＴｒ１のベースに
入力されると、これに応じてトランジスタＴｒｌが正常
にスイッチングするようになっている。このとき、トラ
ンジスタＴｒｉのエミッタ電流も許容範囲内であるので
、抵抗Ｒ１の両端に発生する電圧も低く、トランジスタ
Ｔｒ２はオフ状態を維持する。一方、トランジスタＴｒ
１がオン状態で、しかも出力端子Ｔに電源が直接接続さ
れたならば、トランジスタＴｒｉに非常に大きなコレク
タ・エミッタ電流が流れる。だが、エミッタ電流が大き
くなると、抵抗Ｒ１の両端に発生する電圧が大きくなり
、トランジスタＴｒ２がオフ状態からオン状態に変わっ
て、トランジスタＴｒ１に流れるベース電流をバイパス
することになる結果、トランジスタＴｒｉに流れる電流
が制限され、出力短絡により破壊されない。

なお、第４図（ト））はＰＮＰ型のトランジスタＴｒ１
についての回路例を示しており、基本的動作は第４図（
ａ）に示すものと全く同様であるので説明は省略する（
第４図で示す従来例を第２の従来例とする）。

〈発明が解決しようとする課題〉 しかしながら、第１、第２の従来例とも出力短絡保護の
ためには、トランジスタＴｒｉのコレクタ側又はエミッ
タ側に抵抗Ｒ１が必要不可欠であり、この抵抗Ｒ１の存
在ゆえに以下に述べるような欠点がある。

即ち、トランジスタＴｒｉがＮＰＮ型である場合には（
第３図（ａ）、第４図（ａ）に示す回路例）、トランジ
スタＴｒｉがオン状態であるときの出力電圧は、抵抗Ｒ
１の両端に発生する電圧の分だけ高くなるために、低い
出力電圧が求められる回路には使用することができない
。一方、トランジスタＴｒｉがＰＮＰ型である場合には
（第３図（ｂ）、第４図［有］）に示す回路例）、回路
構成上、上記とは反対に高い出力電圧が求められる回路
には使用することができない、また、抵抗Ｒ１で消費さ
れる電力損も見逃すことができない。

本発明は上記事情に鑑みて創案されたものであり、その
目的とするところは、トランジスタのコレクタ側又はエ
ミッタ側の抵抗を省略することができるトランジスタの
出力短絡保護回路を提供することにある。

〈課題を解決するための手段〉 本発明にかかるトランジスタの出力短絡保護回路は、オ
ープンコレクタ形式のトランジスタの出力短絡保護回路
であって、前記トランジスタのコレクタ電圧を検出し当
該検出結果が許容電位を超えているか否かを判定する判
定回路と、判定回路の判定結果が許容電位を超えている
ことを示すときには前記トランジスタのベース電流を阻
止することにより当該トランジスタを強制的にターンオ
フさせる保護回路とを具備している。

く作用〉 トランジスタのオープンコレクタの出力端子が負荷を介
して電源又はグランドに接続されている場合には、トラ
ンジスタのコレクタ電流は負荷により規制されその許容
値を超えることはない。

この状態ではトランジスタのコレクタ電圧も許容電位を
超えることがないので、判定回路により保護回路が動作
せず、トランジスタのコレクタには、ベース電流に比例
した、或いは電源電圧と負荷によって決まるコレクタ電
流が流れることになる。

これに対してオープンコレクタの出力端子が電源又はグ
ランドに接続された場合には、トランジスタにその許容
値を超えるようなコレクタ電流が流れる状態となるが、
このときトランジスタのコレクタ電圧が許容電位を超え
るので、判定回路により保護回路が動作してトランジス
タのベースに流れる電流が阻止され、トランジスタが強
制的にターンオフされる結果、トランジスタは出力短絡
による破壊から保護される。

〈実施例〉 以下、本発明にかかるトランジスタの出力短絡保護回路
の一実施例を図面を参照して説明する。

第１図はＮＰＮ）ランジスタの使用した例を示す回路図
、第２図はＰＮＰトランジスタを使用した例を示すブロ
ック図である。

第１図に示す出力短絡保護回路はオープンコレクタ出力
形式となっているＮＰＮ型トランジスタＴｒｌの出力短
絡による破壊を防止する回路である。このトランジスタ
Ｔｒｌのコレクタ側は出力端子Ｔとなっている一方、エ
ミッタ側は直接接地されている。また、トランジスタＴ
ｒｌのベース側には、保護回路Ａ（後述する）としての
トランジスタＴｒ３が接続されている他、駆動回路Ｂが
接続されている。

駆動回路ＢはトランジスタＴｒｉの前段に設けられたト
ランジスタＴｒ５を中心としたスイッチング回路であっ
て、トランジスタＴｒ５のコレラ゛り側は電源に接続さ
れている一方、エミッタ側は抵抗Ｒ６を介して接地され
た構成となっている。

即ち、トランジスタＴｒ５のベースに入力信号が入力さ
れると、これに応じてトランジスタＴｒ５がスイッチン
グし、エミッタ電流の一部が抵抗Ｒ４を介してトランジ
スタＴｒｉのベースに導かれる他、抵抗Ｒ５を介して判
定回路Ｃに導かれるようになっている。

判定回路ＣはトランジスタＴｒ５の出力段に接続された
トランジスタＴｒ２．４を有する回路であって、トラン
ジスタＴｒｉのコレクタ電圧がトランジスタＴｒ２のベ
ースエミッタ間電圧とトランジスタＴｒのコレクタエミ
ッタ間飽和電圧の和以上のとき保護回路Ａを動作させる
ようになっている。

この回路構成について説明すると、トランジスタＴｒ５
のエミッタには抵抗Ｒ５、ダイオードＤ１を介してトラ
ンジスタＴｒ４のベースが接続されている。また、トラ
ンジスタＴｒ４のベースは抵抗Ｒ３を介して接地されて
いる。トランジスタＴｒ４のエミッタは接地されている
一方、コレクタは抵抗Ｒ２を介してトランジスタＴｒ２
のベースに接続されている。このトランジスタＴｒ２の
エミッタは出力端子Ｔに接続されている一方、コレクタ
は抵抗Ｒ１を介して後述するトランジスタＴｒ３のベー
スに接続されている。

即ち、トランジスタＴｒｉのコレクタ、言い換えると、
出力端子Ｔの電圧が電源電圧より遥かに低い値であると
きには、トランジスタＴｒ２．４は何れも動作し得ない
。これに対して、出力端子Ｔの電圧が電源電圧に略近い
値であるときには、トランジスタＴｒ２．４は何れも動
作し得る状態となる。それ故、この状態ではトランジス
タＴｒ５が入力信号に従ってスイッチングすると、これ
に遅れたタイミングでトランジスタＴｒ４．２がスイッ
チングする。そしてトランジスタ４．２がオン状態とな
ると、次に説明する保護回路Ａが動作するようになって
いる。

保護回路ＡはトランジスタＴｒｉのベース側に接続され
たトランジスタＴｒ３についてのスイッチング回路であ
って、トランジスタＴｒ５のエミッタからトランジスタ
Ｔｒｉのベースに流れる電流をバイパスし、トランジス
タＴｒｉを強制的にターンオフさせるようになっている
。

次に、上記のように構成されたトランジスタの出力短絡
保護回路の動作説明を行う。

まず、出力端子Ｔに負荷を介して電源が接続されている
ときには、駆動回路Ｂのスイッチングに応じてトランジ
スタＴｒｉは正常にスイッチングする。トランジスタＴ
ｒｉがオン状態であるときには、このコレクタ電圧はＶ
ＣｍＳＡＴ　（負荷電流にもよるが０．１〜０．２ボル
ト程度である）まで下がるので、この電圧では判定回路
Ｃ１保護回路Ａはともに動作しない。

なお、判定回路ＣにダイオードＤ１を付加する等して信
号に遅れ時間を積極的にもたせることで、トランジスタ
ＴｒｉがトランジスタＴｒ３より先にターンオンするよ
うにしである。これは、出力端子Ｔに負荷を介して電源
が接続されているにもかわらず、タイミングの関係で保
護回路Ｃが動作することを防止するためである。

これに対して出力端子Ｔに誤って電源が直接接続された
ときには、トランジスタＴｒｉのコレクタ電圧は電源電
圧の値となる。すると、判定回路Ｃは動作可能な状態と
なり、駆動回路ＢのトランジスタＴｒ５がオン状態であ
ることを条件に、トランジスタＴｒ２．４がオン状態と
なり保護回路Ａが動作する。この保護回路Ａが動作する
と、トランジスタＴｒｉのベース電流がバイパスされ、
トランジスタＴｒｉは強制的にオフ状態を維持し、これ
でトランジスタＴｒｉが出力短絡から保護されることに
なる。

但し、トランジスタＴｒ３がトランジスタＴｒ１より遅
れてターンオンするようにしであることで、トランジス
タＴｒｉに大きなコレクタ電流が流れることになるが、
この時間は非常に短いので、実際上、問題はない。

なお、本発明にかかるトランジスタの出力短絡保護回路
はＮＰＮ型トランジスタだけに止まらず第２図に示すよ
うにＰＮＰ型トランジスタであっても適用可能である。

〈発明の効果〉 以上、本発明にかかるトランジスタの出力短絡保護回路
は、検出したトランジスタのコレクタ電圧によって出力
短絡の有無を判定しこの判定結果が出力短絡を示すとき
にはトランジスタを強制的にターンオフさせるような構
成となっているので、従来、必要不可欠であったトラン
ジスタのコレクタ側又はエミッタ側の抵抗を省略するこ
とができる。それ故、出力電圧に関する使用条件を今ま
で以上に拡げることができる他、回路全体の低消費電力
化を推進する上でも大きなメリットがある。

【図面の簡単な説明】

第１図及び第２図は本発明にかかるトランジスタの出力
短絡保護回路の実施例を説明するための図であって、第
１図はＮＰＮ　トランジスタの使用した例を示す回路図
、第２図はＰＮＰ　トランジスタを使用した例を示すブ
ロック図である。第３図（ａ）　（ｂ）及び第４図（ａ
）■）はトランジスタの出力短絡保護回路の従来例を説
明するための回路図である。 ｒ Ａ　・ Ｂ　・ Ｃ・ Ｔ　・ ・・・トランジスタ ・保護回路 ・駆動回路 ・判定回路 ・出力端子 特許出願人　　シャープ株式会社

Claims (1)

【特許請求の範囲】
1. （１）オープンコレクタ形式のトランジスタの出力短絡
   保護回路であって、前記トランジスタのコレクタ電圧を
   検出し当該検出結果が許容電位を超えているか否かを判
   定する判定回路と、判定回路の判定結果が許容電位を超
   えていることを示すときには前記トランジスタのベース
   電流を阻止することにより当該トランジスタを強制的に
   ターンオフさせる保護回路とを具備していることを特徴
   とするトランジスタの出力短絡保護回路。