JPH03124218A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03124218A JPH03124218A JP1259276A JP25927689A JPH03124218A JP H03124218 A JPH03124218 A JP H03124218A JP 1259276 A JP1259276 A JP 1259276A JP 25927689 A JP25927689 A JP 25927689A JP H03124218 A JPH03124218 A JP H03124218A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- surge voltage
- voltage
- power supply
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Protection Of Static Devices (AREA)
- Control Of Electric Motors In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
この発明は、直流モータ駆動装置等に用いられる半導体
装置に関するものである。
装置に関するものである。
［従来の技術］
第３図は従来のこの種の半導体装置を示す回路図であり
、図において、１は電源、２はこの半導体装置により駆
動制御される直流モータ、３は電源１から直流モータ２
への電流供給をオンオフするＰＮＰトランジスタ、４も
同じく電源１から直流モータ２への」二記とは逆方向の
電流供給をオンオフするＰＮＰ トランジスタ、５，６
はそれぞれ直流モータ２から電流を引っ張るＮＰＮＩ−
ランジスタ、７はＰＮＰトランジスタ３とＮＰＮ ｌ−
ランジスタ５のオンオフを制御する制御回路、８はＰＮ
Ｐ）−ランジスタ４とＮＰＮＩ−ランジスタロのオンオ
フを制御する制御回路、９はＮＰＮトランジスタ５，６
と制御回路７，８を含む半導体集積回路である。
、図において、１は電源、２はこの半導体装置により駆
動制御される直流モータ、３は電源１から直流モータ２
への電流供給をオンオフするＰＮＰトランジスタ、４も
同じく電源１から直流モータ２への」二記とは逆方向の
電流供給をオンオフするＰＮＰ トランジスタ、５，６
はそれぞれ直流モータ２から電流を引っ張るＮＰＮＩ−
ランジスタ、７はＰＮＰトランジスタ３とＮＰＮ ｌ−
ランジスタ５のオンオフを制御する制御回路、８はＰＮ
Ｐ）−ランジスタ４とＮＰＮＩ−ランジスタロのオンオ
フを制御する制御回路、９はＮＰＮトランジスタ５，６
と制御回路７，８を含む半導体集積回路である。
次に動作について説明する。
制御回路７によりＰＮＰＩヘランジスタ３のベース電流
を流し飽和させる（以下オンさせると称する）。また、
同時にＮＰＮＩ−ランジスタ５のベース電流を遮断し、
ＮＰＮトランジスタ５を遮断させる（以下オフさせると
称する）。一方、制御回路８によりＰＮＰトランジスタ
４をオフさせ、ＮＰＮトランジスタ６をオンさせると、
直流（１） （２） モータ２には電源１からＰＮＰトランジスタ３゜ＮＰＮ
Ｉ−ランジスタロを通して電流が流れ、直流モータ２は
回転する（回転Ａ）。
を流し飽和させる（以下オンさせると称する）。また、
同時にＮＰＮＩ−ランジスタ５のベース電流を遮断し、
ＮＰＮトランジスタ５を遮断させる（以下オフさせると
称する）。一方、制御回路８によりＰＮＰトランジスタ
４をオフさせ、ＮＰＮトランジスタ６をオンさせると、
直流（１） （２） モータ２には電源１からＰＮＰトランジスタ３゜ＮＰＮ
Ｉ−ランジスタロを通して電流が流れ、直流モータ２は
回転する（回転Ａ）。
今度は、制御回路７によりＰＮＰ トランジスタ３をオ
フさせ、ＮＰＮトランジスタ５をオンさせる。同時に制
御回路８によりＰＮＰ １〜ランジスタ４をオンさせ、
ＮＰＮトランジスタ６をオフさせると、直流モータ２に
は電源１からＰＮＰ ｌ〜ランジスタ４．ＮＰＮＩヘラ
ンシスタ５を通して電流が流れ、直流モータ２は回転す
る（回転Ｂ）。
フさせ、ＮＰＮトランジスタ５をオンさせる。同時に制
御回路８によりＰＮＰ １〜ランジスタ４をオンさせ、
ＮＰＮトランジスタ６をオフさせると、直流モータ２に
は電源１からＰＮＰ ｌ〜ランジスタ４．ＮＰＮＩヘラ
ンシスタ５を通して電流が流れ、直流モータ２は回転す
る（回転Ｂ）。
直流モータ２は流す電流の方向により回転方向が決まる
ので、上記回転Ａと回転Ｂは逆の回転方向となる。この
ようにして、制御回路７と制御回路８により直流モータ
２の回転方向を制御できる。
ので、上記回転Ａと回転Ｂは逆の回転方向となる。この
ようにして、制御回路７と制御回路８により直流モータ
２の回転方向を制御できる。
［発明が解決しようとする課題］
従来のこの種の半導体装置は以上のように構成されてい
るが、電源にサージ電圧が重畳されると、オンしている
トランジスタや直流モータ等が破壊してしまうことがあ
り、この対策の為、サージ電圧に耐える不必要に大きな
トランジスタやモータを用いたり、サージアブソーバ等
の特殊なサージ保護が必要になるといった問題点があっ
た。
るが、電源にサージ電圧が重畳されると、オンしている
トランジスタや直流モータ等が破壊してしまうことがあ
り、この対策の為、サージ電圧に耐える不必要に大きな
トランジスタやモータを用いたり、サージアブソーバ等
の特殊なサージ保護が必要になるといった問題点があっ
た。
この発明は上記のような問題点を解消するためになされ
たもので、電源にサージ電圧が重畳してもスイッチング
素子や駆動対象を破壊から守ることができる半導体装置
を得ることを目的とする。
たもので、電源にサージ電圧が重畳してもスイッチング
素子や駆動対象を破壊から守ることができる半導体装置
を得ることを目的とする。
［課題を解決するための手段］
この発明に係る半導体装置は、駆動対象への電源供給を
オンオフするスイッチング素子の降伏電圧を電源に重畳
されるサージ電圧より高くするとともに、このサージ電
圧を検出する検出手段と、この検出出力に基づき上記ス
イッチング素子を強制的に遮断する遮断手段とを備えた
ものである。
オンオフするスイッチング素子の降伏電圧を電源に重畳
されるサージ電圧より高くするとともに、このサージ電
圧を検出する検出手段と、この検出出力に基づき上記ス
イッチング素子を強制的に遮断する遮断手段とを備えた
ものである。
［作用コ
この発明においては、電源にサージ電圧が重畳されると
、これが検出手段により検出されて遮断手段によりスイ
ッチング素子が強制的に遮断されるので、スイッチング
素子や駆動対象がサージ電（３） （４） 圧によって破壊されるのを未然に防止できる。
、これが検出手段により検出されて遮断手段によりスイ
ッチング素子が強制的に遮断されるので、スイッチング
素子や駆動対象がサージ電（３） （４） 圧によって破壊されるのを未然に防止できる。
［実施例コ
以下、この発明の一実施例を図について説明する。
第１図は実施例による半導体装置を示す回路図であり、
第３図の従来例に相当する構成要素には同一符号を用い
てその説明は省略する。図において、１０はＰＮＰＩ−
ランジスタ４のベース電流を制限するための抵抗、１１
はＰＮＰ ｌ−ランジスタ４のベース電流を吸い込み、
１）ＮＰトランジスタ４をオンさせるためのＮＰＮ）−
ランジスタ、１２はＰＮＰトランジスタ３のベース電流
を制限するための抵抗、１３はＰＮＰトランジスタ３の
ベース電流を吸い込み、ＰＮＰトランジスタ３をオンさ
せるためのＮＰＮトランジスタ、１４は半導体集積回路
９に内蔵され、電源１にサージ電圧が重畳されたことを
検出するためのアバランシェダイオード（検出手段）、
１５はアバランシェダイオード１４に流れる電流を制限
するための抵抗、１６はアバランシェダイオード１４に
電流が流れると、その電流をベース電流としてオンする
ことにより、ＮＰＮ）−ランラスタ１１．ＮＰＮＩ−ラ
ンジスタ１３を強制的に遮断するためのＮＰＮトランジ
スタ（遮断手段）であり、このＮＰＮトランジスタ１６
は半導体集積回路９に内蔵される。なお、ＰＮＰトラン
ジスタ３．ＰＮＰトランジスタ４、ＮＰＮトランジスタ
１１及びＮＰＮトランジスタ１．３としては、そのコレ
クターエミッタ降伏電圧が電源１に重畳されるサージ電
圧よりも高いものを用いる必要がある。
第３図の従来例に相当する構成要素には同一符号を用い
てその説明は省略する。図において、１０はＰＮＰＩ−
ランジスタ４のベース電流を制限するための抵抗、１１
はＰＮＰ ｌ−ランジスタ４のベース電流を吸い込み、
１）ＮＰトランジスタ４をオンさせるためのＮＰＮ）−
ランジスタ、１２はＰＮＰトランジスタ３のベース電流
を制限するための抵抗、１３はＰＮＰトランジスタ３の
ベース電流を吸い込み、ＰＮＰトランジスタ３をオンさ
せるためのＮＰＮトランジスタ、１４は半導体集積回路
９に内蔵され、電源１にサージ電圧が重畳されたことを
検出するためのアバランシェダイオード（検出手段）、
１５はアバランシェダイオード１４に流れる電流を制限
するための抵抗、１６はアバランシェダイオード１４に
電流が流れると、その電流をベース電流としてオンする
ことにより、ＮＰＮ）−ランラスタ１１．ＮＰＮＩ−ラ
ンジスタ１３を強制的に遮断するためのＮＰＮトランジ
スタ（遮断手段）であり、このＮＰＮトランジスタ１６
は半導体集積回路９に内蔵される。なお、ＰＮＰトラン
ジスタ３．ＰＮＰトランジスタ４、ＮＰＮトランジスタ
１１及びＮＰＮトランジスタ１．３としては、そのコレ
クターエミッタ降伏電圧が電源１に重畳されるサージ電
圧よりも高いものを用いる必要がある。
次に動作について説明する。なお、通常時の動作につい
ては、ＰＮＰ１〜ランジスタ３．ＰＮＰトランジスタ４
がそれぞれＮＰＮトランジスタ１３、ＮＰＮ）−ランジ
スタ１１を介して制御される以外は前記従来例と同様で
あるので説明は省略する。
ては、ＰＮＰ１〜ランジスタ３．ＰＮＰトランジスタ４
がそれぞれＮＰＮトランジスタ１３、ＮＰＮ）−ランジ
スタ１１を介して制御される以外は前記従来例と同様で
あるので説明は省略する。
さて、電源１にサージ電圧が重畳されると、抵抗１５を
介してアバランシェダイオード１４のカソードにサージ
電圧が印加される。このとき、アバランシェダイオード
１４の降伏電圧を■Ａｖ。
介してアバランシェダイオード１４のカソードにサージ
電圧が印加される。このとき、アバランシェダイオード
１４の降伏電圧を■Ａｖ。
（５）
（６）
ＮＰＮトランジスタ１６のベース−エミッタオン電圧を
ＶｎＥ＋ｏ＋ｕとし、また電源１に重畳されるサージ電
圧を■８．□□０とすると、 ■、ｕ、、ｌｒｏ＞ＶＡｖ十■ｌｌ□ＯＮＩ
ｆｌ）を満たすＶ ５ｕｒｅ、が電源１に印加さ
れると、アバランシェダイオード１４に電流が流れ、同
時にＮ Ｉ） Ｎ Ｉ−ランジスタ１６のベースにも電
流が流れる。するとＮＰＮ ｌ〜ランジスタ１６がオン
するため、ＮＰＮトランジスタ１１とＮＰＮ Ｉ−ラン
ジスタ１３のベースに流れる電流がＮＰＮトランジスタ
１６に吸い込まれ、Ｎ Ｉ） Ｎ トランジスタ１１と
ＮＰＮトランジスタ１３はオフする。
ＶｎＥ＋ｏ＋ｕとし、また電源１に重畳されるサージ電
圧を■８．□□０とすると、 ■、ｕ、、ｌｒｏ＞ＶＡｖ十■ｌｌ□ＯＮＩ
ｆｌ）を満たすＶ ５ｕｒｅ、が電源１に印加さ
れると、アバランシェダイオード１４に電流が流れ、同
時にＮ Ｉ） Ｎ Ｉ−ランジスタ１６のベースにも電
流が流れる。するとＮＰＮ ｌ〜ランジスタ１６がオン
するため、ＮＰＮトランジスタ１１とＮＰＮ Ｉ−ラン
ジスタ１３のベースに流れる電流がＮＰＮトランジスタ
１６に吸い込まれ、Ｎ Ｉ） Ｎ トランジスタ１１と
ＮＰＮトランジスタ１３はオフする。
ＮＰＮトランジスタ１１がオフすればＰＮＰトランジス
タ４のベース電流は流れないためＰＮＰトランジスタ４
もオフし、同じ＜ＮＰＮ トランジスタ１３がオフすれ
ばＰ Ｎ Ｐ Ｉ−ランジスタ３のベース電流が流れな
いためＩ） Ｎ Ｐ ｌ−ランジスタ３もオフする。
タ４のベース電流は流れないためＰＮＰトランジスタ４
もオフし、同じ＜ＮＰＮ トランジスタ１３がオフすれ
ばＰ Ｎ Ｐ Ｉ−ランジスタ３のベース電流が流れな
いためＩ） Ｎ Ｐ ｌ−ランジスタ３もオフする。
すなわち、電源１にサージ電圧が印加され上記（１）式
を満たせばＰＮＰトランジスタ３とＰＮＰトランジスタ
４は同時にオフする。従って、電源］−にサージ電圧が
重畳されている間はＰＮＰ ｌ−ランジスタ３，４が一
時機能停止して直流モータ２に電流は流れない。よって
、電源１にサージ電圧が重畳されてもＰＮＰ ｌ−ラン
ジスタ３．ＰＮＰＩ−ランジスタ４及び直流モータ２は
半導体集積回路９に新たに設けられた機能（アバランシ
ェダイオード１４．ＮＰＮＩ−ランジスタ］−６）によ
り保護されることになる。なお、サージ電圧がなくなれ
ばアバランシェダイオード１４に電流が流れず、ＮＰＮ
Ｉ−ランジスタ１６がオフするので、機能停止していた
ＰＮＰトランジスタ３，４がもとの状態に戻り、そのま
ま通常動作に復帰する。
を満たせばＰＮＰトランジスタ３とＰＮＰトランジスタ
４は同時にオフする。従って、電源］−にサージ電圧が
重畳されている間はＰＮＰ ｌ−ランジスタ３，４が一
時機能停止して直流モータ２に電流は流れない。よって
、電源１にサージ電圧が重畳されてもＰＮＰ ｌ−ラン
ジスタ３．ＰＮＰＩ−ランジスタ４及び直流モータ２は
半導体集積回路９に新たに設けられた機能（アバランシ
ェダイオード１４．ＮＰＮＩ−ランジスタ］−６）によ
り保護されることになる。なお、サージ電圧がなくなれ
ばアバランシェダイオード１４に電流が流れず、ＮＰＮ
Ｉ−ランジスタ１６がオフするので、機能停止していた
ＰＮＰトランジスタ３，４がもとの状態に戻り、そのま
ま通常動作に復帰する。
ところで、前記実施例では、直流モータ２を駆動するト
ランジスタにＰ Ｎ Ｐ ｌ−ランジスタ３とＰＮＰト
ランジスタ４を用いたが、第２図に示すように各々ＮＰ
Ｎトランジスタ３ａ、４ａを用いても良い。この場合、
該ＮＰＮトランジスタ３ａ、４ａのコレクターエミッタ
降伏電圧は電源１に重畳されるサージ電圧より高くなけ
ればなら（７） （８） ない。
ランジスタにＰ Ｎ Ｐ ｌ−ランジスタ３とＰＮＰト
ランジスタ４を用いたが、第２図に示すように各々ＮＰ
Ｎトランジスタ３ａ、４ａを用いても良い。この場合、
該ＮＰＮトランジスタ３ａ、４ａのコレクターエミッタ
降伏電圧は電源１に重畳されるサージ電圧より高くなけ
ればなら（７） （８） ない。
また、前記実施例では、直流モータを駆動制御する半導
体装置について示したが、本願はこれに限定されるもの
ではなく、種々の駆動対象を制御する半導体装置に適用
可能である。
体装置について示したが、本願はこれに限定されるもの
ではなく、種々の駆動対象を制御する半導体装置に適用
可能である。
［発明の効果］
以上のように、この発明によれば、駆動対象への電源供
給をオンオフするスイッチング素子の降伏電圧を電源に
重畳されるサージ電圧より高くするとともに、このサー
ジ電圧を検出する検出手段と、この検出出力に基づき上
記スイッチング素子を強制的に遮断する遮断手段とを備
え、スイッチング素子や駆動対象をサージ電圧から保護
するようにしたので、これらにサージ電圧に耐える不必
要に大きなものを用いる必要はなく、またサージアブソ
ーバ等の特殊なサージ保護も必要ないため、装置を安価
に構成できる効果がある。
給をオンオフするスイッチング素子の降伏電圧を電源に
重畳されるサージ電圧より高くするとともに、このサー
ジ電圧を検出する検出手段と、この検出出力に基づき上
記スイッチング素子を強制的に遮断する遮断手段とを備
え、スイッチング素子や駆動対象をサージ電圧から保護
するようにしたので、これらにサージ電圧に耐える不必
要に大きなものを用いる必要はなく、またサージアブソ
ーバ等の特殊なサージ保護も必要ないため、装置を安価
に構成できる効果がある。
第１図はこの発明の一実施例による半導体装置を示す回
路図、第２図はこの発明の他の実施例による半導体装置
を示す回路図、第３図は従来の半導体装置を示す回路図
である。 １は電源、２は直流モータ（駆動対象）、３゜４はＰＮ
Ｐ ｌ−ランジスタ（スイッチング素子）、３ａ、４ａ
はＮ Ｐ Ｎ ｌ−ランジスタ（スイッチング素子）、
５，６，１１，１３はＮＰＮＩ〜ランジスタ、７，８は
制御回路、９は半導体集積回路、１４はアバランシェダ
イオード（検出手段）、１６はＮＰＮトランジスタ（遮
断手段）。 なお、図中、同一符号は同一、又は相当部分を示す。
路図、第２図はこの発明の他の実施例による半導体装置
を示す回路図、第３図は従来の半導体装置を示す回路図
である。 １は電源、２は直流モータ（駆動対象）、３゜４はＰＮ
Ｐ ｌ−ランジスタ（スイッチング素子）、３ａ、４ａ
はＮ Ｐ Ｎ ｌ−ランジスタ（スイッチング素子）、
５，６，１１，１３はＮＰＮＩ〜ランジスタ、７，８は
制御回路、９は半導体集積回路、１４はアバランシェダ
イオード（検出手段）、１６はＮＰＮトランジスタ（遮
断手段）。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 駆動対象への電源供給をオンオフするスイッチング素子
と、このスイッチング素子のオンオフを制御する制御回
路とを備えた半導体装置において、 上記スイッチング素子の降伏電圧を電源に重畳されるサ
ージ電圧より高くするとともに、このサージ電圧を検出
する検出手段と、この検出出力に基づきスイッチング素
子を強制的に遮断する遮断手段とを備えたことを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1259276A JPH03124218A (ja) | 1989-10-03 | 1989-10-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1259276A JPH03124218A (ja) | 1989-10-03 | 1989-10-03 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03124218A true JPH03124218A (ja) | 1991-05-27 |
Family
ID=17331845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1259276A Pending JPH03124218A (ja) | 1989-10-03 | 1989-10-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03124218A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100848156B1 (ko) * | 2007-02-15 | 2008-07-23 | 삼성전자주식회사 | 모터의 전원 제어 장치 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0191620A (ja) * | 1987-10-02 | 1989-04-11 | Hitachi Ltd | Ｈブリツジ保護回路 |
-
1989
- 1989-10-03 JP JP1259276A patent/JPH03124218A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0191620A (ja) * | 1987-10-02 | 1989-04-11 | Hitachi Ltd | Ｈブリツジ保護回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100848156B1 (ko) * | 2007-02-15 | 2008-07-23 | 삼성전자주식회사 | 모터의 전원 제어 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0237234Y2 (ja) | ||
| JP2560436Y2 (ja) | モータ駆動回路 | |
| JPH03191612A (ja) | 過電圧保護回路 | |
| US6898061B1 (en) | System and method for dynamic ESD Protection | |
| JP2606604Y2 (ja) | 電子機器の保護回路 | |
| JPH11113169A (ja) | 半導体回路の保護装置 | |
| JP3762231B2 (ja) | 内燃機関用点火装置 | |
| JPH0473327B2 (ja) | ||
| JPS61219216A (ja) | 半導体スイツチ回路 | |
| JPH07245874A (ja) | スイッチング電源の過電流保護回路 | |
| JPH0742197Y2 (ja) | 保護機能付負荷駆動装置 | |
| JPH07227038A (ja) | 負荷駆動回路 | |
| JPH07147726A (ja) | 半導体装置の過電圧制限回路 | |
| JPH0731297Y2 (ja) | 過電流保護機能を有する定電圧電源回路 | |
| KR930001255Y1 (ko) | 과전류 검출 및 보호회로 | |
| JP2886398B2 (ja) | ステッピングモ−タの駆動装置 | |
| JPH0575031A (ja) | 半導体装置 | |
| KR200144600Y1 (ko) | 과전류 보호부를 구비하는 게이트 구동회로 | |
| JPH1074896A (ja) | 入力サージ保護回路 | |
| JPH0555730U (ja) | 過負荷保護回路 | |
| JPH0510846B2 (ja) | ||
| JPH0468917A (ja) | トランジスタの出力短絡保護回路 | |
| JP3475546B2 (ja) | Ｍｏｓｆｅｔの駆動回路 | |
| JPH0624411B2 (ja) | 過電圧保護電源スイツチング回路 | |
| JPS6338691Y2 (ja) |