JPH0469423B2 - - Google Patents
Info
- Publication number
- JPH0469423B2 JPH0469423B2 JP58170155A JP17015583A JPH0469423B2 JP H0469423 B2 JPH0469423 B2 JP H0469423B2 JP 58170155 A JP58170155 A JP 58170155A JP 17015583 A JP17015583 A JP 17015583A JP H0469423 B2 JPH0469423 B2 JP H0469423B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- conductivity type
- emitter
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明はバイポーラトランジスタの製造方法に
係り、特にベースコンタクトとエミツタ開口部を
自己整合的に形成する製造方法の改良に関する。
係り、特にベースコンタクトとエミツタ開口部を
自己整合的に形成する製造方法の改良に関する。
(b) 従来技術と問題点
半導体基板表面に設けられた活性領域表面に、
選択的に形成された多結晶シリコン層を用いてエ
ミツタ開口部とベースコンタクトとを自己整合的
に形成し得るバイポーラ型半導体装置の構造が既
に提唱されている。第１図は上記構造の半導体装
置を示す要部断面図で、１は半導体基板で例えば
シリコン（Si）基板、２はサブストレート、３は
一導電型を有するエピタキシアル成長層で、前記
サブストレート２はエピタキシアル成長層３の逆
の導電型を有する。４は選択酸化法等によつて形
成された素子間絶縁分離領域、５は素子間絶縁分
離領域４により画定された素子領域、６は上記素
子領域５内における活性領域、７は上記活性領域
６を画定する絶縁分離領域、８は一導電型高濃度
の埋没拡散層、９は一導電型低濃度層、１０は逆
導電型を有するベース領域、１１は一導電型を有
するエミツタ領域、１２は逆導電型不純物を高濃
度に含有させた多結晶シリコン層、１３はシリコ
ン酸化膜、１４はエミツタ電極である。
選択的に形成された多結晶シリコン層を用いてエ
ミツタ開口部とベースコンタクトとを自己整合的
に形成し得るバイポーラ型半導体装置の構造が既
に提唱されている。第１図は上記構造の半導体装
置を示す要部断面図で、１は半導体基板で例えば
シリコン（Si）基板、２はサブストレート、３は
一導電型を有するエピタキシアル成長層で、前記
サブストレート２はエピタキシアル成長層３の逆
の導電型を有する。４は選択酸化法等によつて形
成された素子間絶縁分離領域、５は素子間絶縁分
離領域４により画定された素子領域、６は上記素
子領域５内における活性領域、７は上記活性領域
６を画定する絶縁分離領域、８は一導電型高濃度
の埋没拡散層、９は一導電型低濃度層、１０は逆
導電型を有するベース領域、１１は一導電型を有
するエミツタ領域、１２は逆導電型不純物を高濃
度に含有させた多結晶シリコン層、１３はシリコ
ン酸化膜、１４はエミツタ電極である。
この構造のバイポーラ型トランジスタは、活性
領域５表面に逆導電型の不純物の不純物〔エピタ
キシアル成長層３がｎ型の場合は例えばボロン(B)
のようなｐ型不純物〕を高濃度に含有せしめた多
結晶シリコン層１２を形成し、これを酸化膜をマ
スクとして選択的に除去して開口を設け、次いで
加熱酸化を行いシリコン酸化膜１３の側壁部を形
成し、同時にベースコンタクト補償拡散を行う。
次いで残留せる多結晶シリコン層１２及び酸化膜
１３をマスクとしてエミツタ部分の開口後イオン
注入法等を用いて逆導電型不純物〔本例におて例
えばボロン(B)〕を、次いで一導電型不純物〔本例
では例えば砒素（As）のようなｎ型不純物〕の
導入し、しかる後加熱処理を施す。これにより活
性化された逆導電型のベース領域１０と一導電型
のエミツタ領域１１を形成する。このあと上記エ
ミツタ領域１１上にエミツタ電極１４と、上記多
結晶シリコン層１２にオーミツク接触するベース
配線１５及びコレクタ電極１６を形成することに
より、図示したようなバイポーラ型トランジスタ
が完成する。
領域５表面に逆導電型の不純物の不純物〔エピタ
キシアル成長層３がｎ型の場合は例えばボロン(B)
のようなｐ型不純物〕を高濃度に含有せしめた多
結晶シリコン層１２を形成し、これを酸化膜をマ
スクとして選択的に除去して開口を設け、次いで
加熱酸化を行いシリコン酸化膜１３の側壁部を形
成し、同時にベースコンタクト補償拡散を行う。
次いで残留せる多結晶シリコン層１２及び酸化膜
１３をマスクとしてエミツタ部分の開口後イオン
注入法等を用いて逆導電型不純物〔本例におて例
えばボロン(B)〕を、次いで一導電型不純物〔本例
では例えば砒素（As）のようなｎ型不純物〕の
導入し、しかる後加熱処理を施す。これにより活
性化された逆導電型のベース領域１０と一導電型
のエミツタ領域１１を形成する。このあと上記エ
ミツタ領域１１上にエミツタ電極１４と、上記多
結晶シリコン層１２にオーミツク接触するベース
配線１５及びコレクタ電極１６を形成することに
より、図示したようなバイポーラ型トランジスタ
が完成する。
以上のような製造方法によつて製作されたバイ
ポーラ型トランジスタは、上記多結晶シリコン層
１２をそのままベース引出し電極として用いてい
るが、エミツタ領域１１及びエミツタ電極１４の
位置及び寸法もこの多結晶シリコン層１２により
決定される。即ち、ベース引出し電極１２、エミ
ツタ電極１４及びエミツタ領域１１は総て自己整
合的に形成されることとなり、従つて良好な精度
をもつて形成され、しかもその製造工程は簡単化
される。更にベースコンタクトとエミツタコンタ
クトとの間隔は極めて短くなるので、外部ベース
抵抗Rbext及びコレクタ−ベース間容量CCBを小
さく出来、素子の電気的特性が向上する。
ポーラ型トランジスタは、上記多結晶シリコン層
１２をそのままベース引出し電極として用いてい
るが、エミツタ領域１１及びエミツタ電極１４の
位置及び寸法もこの多結晶シリコン層１２により
決定される。即ち、ベース引出し電極１２、エミ
ツタ電極１４及びエミツタ領域１１は総て自己整
合的に形成されることとなり、従つて良好な精度
をもつて形成され、しかもその製造工程は簡単化
される。更にベースコンタクトとエミツタコンタ
クトとの間隔は極めて短くなるので、外部ベース
抵抗Rbext及びコレクタ−ベース間容量CCBを小
さく出来、素子の電気的特性が向上する。
しかしながら上記構造では多結晶シリコン層１
２をベース引出し電極として用いているので、こ
れの含有不純物濃度をいかに高くしても金属層を
用いた場合と比較するとその抵抗値はなお大き
く、そのため外部ベース抵抗を満足し得るほど十
分に低くすることが出来たとは言い難い。
２をベース引出し電極として用いているので、こ
れの含有不純物濃度をいかに高くしても金属層を
用いた場合と比較するとその抵抗値はなお大き
く、そのため外部ベース抵抗を満足し得るほど十
分に低くすることが出来たとは言い難い。
(c) 発明の目的
本発明の目的は上記外部ベース抵抗を更に小さ
くし得るバイポーラトランジスタの製造方法を提
供することにある。
くし得るバイポーラトランジスタの製造方法を提
供することにある。
(d) 発明の構成
本発明の特徴は、一導電型を有するコレクタ層
が形成された半導体基板または層上に、所定の金
属層とその上に多結晶シリコン層を積層し、次い
で該多結晶シリコン層上のエミツタが形成さるべ
き領域にシリコン窒化膜からなるマスク膜を選択
的に形成し、次いで少なくとも該マスク膜をマス
クとしてイオン注入法により逆導電型不純物を前
記半導体基板または層表面に導入して外部ベース
領域となる逆導電型不純物導入層を形成する工程
と、前記多結晶シリコン層の露出せる部分を酸化
して第１の二酸化シリコン膜に変換し、次いで前
記マスク膜を除去し、該マスク膜下の部分の残留
せる多結晶シリコン層及び金属層を除去してエミ
ツタ領域となる開口を形成する工程と、第２の二
酸化シリコン膜を前記開口の側面に形成し、前記
開口内に前記半導体基板または層表面を露出せし
める工程と、前記開口を通じて前記第１及び第２
の二酸化シリコン膜をマスクとして反対導電型次
いで一導電型の不純物を導入してベース領域及び
エミツタ領域を形成する工程を含むバイポーラト
ランジスタの製造方法にある。
が形成された半導体基板または層上に、所定の金
属層とその上に多結晶シリコン層を積層し、次い
で該多結晶シリコン層上のエミツタが形成さるべ
き領域にシリコン窒化膜からなるマスク膜を選択
的に形成し、次いで少なくとも該マスク膜をマス
クとしてイオン注入法により逆導電型不純物を前
記半導体基板または層表面に導入して外部ベース
領域となる逆導電型不純物導入層を形成する工程
と、前記多結晶シリコン層の露出せる部分を酸化
して第１の二酸化シリコン膜に変換し、次いで前
記マスク膜を除去し、該マスク膜下の部分の残留
せる多結晶シリコン層及び金属層を除去してエミ
ツタ領域となる開口を形成する工程と、第２の二
酸化シリコン膜を前記開口の側面に形成し、前記
開口内に前記半導体基板または層表面を露出せし
める工程と、前記開口を通じて前記第１及び第２
の二酸化シリコン膜をマスクとして反対導電型次
いで一導電型の不純物を導入してベース領域及び
エミツタ領域を形成する工程を含むバイポーラト
ランジスタの製造方法にある。
(e) 発明の実施例
以下本発明の一実施例としてnpn型トランジス
タを製作する例を、図面を参照しながら説明す
る。
タを製作する例を、図面を参照しながら説明す
る。
第２図〜第６図は上記一実施例の要部である活
性領域６の状態を製造工程の順に示す断面図であ
る。
性領域６の状態を製造工程の順に示す断面図であ
る。
本実施例においてはまず第２図に示すように、
ｐ型サブストレート２表面にn+型の埋没層８を
形成した後、エピタキシアル成長法にりn-型層
９を形成する。次いで選択酸化法等を用いて素子
間絶縁分離領域４及び活性領域６を画定するため
の絶縁分離領域７を形成する。ここまでの工程は
従来の製造方法となんら変わるところはなく、通
常の製造工程に従つて進めて良い。
ｐ型サブストレート２表面にn+型の埋没層８を
形成した後、エピタキシアル成長法にりn-型層
９を形成する。次いで選択酸化法等を用いて素子
間絶縁分離領域４及び活性領域６を画定するため
の絶縁分離領域７を形成する。ここまでの工程は
従来の製造方法となんら変わるところはなく、通
常の製造工程に従つて進めて良い。
このあとシリコン基板１全面にスパツト法等を
用いて例えばチタン（Ti）を数100〔Å〕の厚さ
に被着せしめ、その上にチタン・ナイトライド
（TiN）を凡そ1000〜3000〔Å〕の厚さに積層被
着せしめて、金属層２１を形成する。次いでその
上に反応ガスとして例えばモノシラン（SiH4）
を用いて減圧化学気相成長法（減圧CVD法）を
施し、多結晶シリコン層２２を凡そ500〜1000
〔Å〕の厚さに形成する。更にその上にアンモニ
ア（NH3）系の反応ガスを用いて化学気相成長
法（CVD法）を施し、シリコン窒化膜（SiN膜）
２３を凡そ500〜1000〔Å〕の厚さに形成する。
用いて例えばチタン（Ti）を数100〔Å〕の厚さ
に被着せしめ、その上にチタン・ナイトライド
（TiN）を凡そ1000〜3000〔Å〕の厚さに積層被
着せしめて、金属層２１を形成する。次いでその
上に反応ガスとして例えばモノシラン（SiH4）
を用いて減圧化学気相成長法（減圧CVD法）を
施し、多結晶シリコン層２２を凡そ500〜1000
〔Å〕の厚さに形成する。更にその上にアンモニ
ア（NH3）系の反応ガスを用いて化学気相成長
法（CVD法）を施し、シリコン窒化膜（SiN膜）
２３を凡そ500〜1000〔Å〕の厚さに形成する。
次いで第３図に見られる如く、上記SiN膜２３
上に選択的にフオトレジスト膜（或いはSiO2膜）
２４を形成し、これをマスクとして反応性イオン
エツチング法により上記SiN膜２４の露出させる
部分を選択的に除去する。本工程により残留せる
SiN膜２３は、当該活性領域６にこの後の工程で
形成されるエミツタ領域の位置及び寸法を規定す
るものであり、従つて上記フオトレジスト膜２４
は上記エミツタ領域の配設位置を決定する。
上に選択的にフオトレジスト膜（或いはSiO2膜）
２４を形成し、これをマスクとして反応性イオン
エツチング法により上記SiN膜２４の露出させる
部分を選択的に除去する。本工程により残留せる
SiN膜２３は、当該活性領域６にこの後の工程で
形成されるエミツタ領域の位置及び寸法を規定す
るものであり、従つて上記フオトレジスト膜２４
は上記エミツタ領域の配設位置を決定する。
次いで上記フオトレジスト膜２４及び残留せる
SiN膜２３をマスクとして、イオン注入法により
ボロン(B)のようなｐ型不純物を、上記多結晶シリ
コン層２２及び金属層２１を通して活性領域６の
表面に導入する。本実施例では注入エネルギを凡
そ100〜140〔keV〕とし、ドーズ量は凡そ１〜５
×1014〔cm-2〕とした。このようにしてp+型不純
物導入領域２５を形成する。
SiN膜２３をマスクとして、イオン注入法により
ボロン(B)のようなｐ型不純物を、上記多結晶シリ
コン層２２及び金属層２１を通して活性領域６の
表面に導入する。本実施例では注入エネルギを凡
そ100〜140〔keV〕とし、ドーズ量は凡そ１〜５
×1014〔cm-2〕とした。このようにしてp+型不純
物導入領域２５を形成する。
次いで上記マスクとして用いたフオトレジスト
膜２４を除去したのち、SiN膜２３をマスクとし
て加熱酸化法を施し、多結晶シリコン層２２を酸
化する。かくすることにより第４図に見られる如
く、多結晶シリコン層２２の露出せる部分は酸化
されて二酸化シリコン（SiO2）膜２６に変換さ
れ、SiN膜２３直下部のみが多結晶シリコン層２
２のまま残留する。このあと上記マスクとして用
いたSiN膜２３を除去して、残留せる多結晶シリ
コン層２２を露出させる。
膜２４を除去したのち、SiN膜２３をマスクとし
て加熱酸化法を施し、多結晶シリコン層２２を酸
化する。かくすることにより第４図に見られる如
く、多結晶シリコン層２２の露出せる部分は酸化
されて二酸化シリコン（SiO2）膜２６に変換さ
れ、SiN膜２３直下部のみが多結晶シリコン層２
２のまま残留する。このあと上記マスクとして用
いたSiN膜２３を除去して、残留せる多結晶シリ
コン層２２を露出させる。
次いで第５図に示すように、硝酸（HNO3）系
と弗酸（HF）系の薬品の混合溶液により処理し
て露出せる多結晶シリコン層２２のみを除去し、
その下層の金属層２１を露出させ、次いでSiO2
膜２６をマスクとして王水（硝酸HNO3と塩酸
HClとの混合液）で処理することにより、上記金
属層２１の露出部分を選択的に除去し、n-型層
９表面を露出させる。次いでCVD法によりSiO2
膜２７を上記n-型層９表面及びSiO2膜２６上全
面に被着せしめる。なお本工程においてSiO2膜
２７を形成するに先立ち、加熱酸化法を施して露
出せるn-型層９表面を予め酸化して薄いSiO2膜
を形成しておき、しかる後上述のCVD法を施し
ても良い。後者は工程数は増加するが、n-型層
９とSiO2膜との界面特性は、n-型層９表面に直
接CVD法によるSiO2膜を被着させた場合よりも
良好なものとなる。
と弗酸（HF）系の薬品の混合溶液により処理し
て露出せる多結晶シリコン層２２のみを除去し、
その下層の金属層２１を露出させ、次いでSiO2
膜２６をマスクとして王水（硝酸HNO3と塩酸
HClとの混合液）で処理することにより、上記金
属層２１の露出部分を選択的に除去し、n-型層
９表面を露出させる。次いでCVD法によりSiO2
膜２７を上記n-型層９表面及びSiO2膜２６上全
面に被着せしめる。なお本工程においてSiO2膜
２７を形成するに先立ち、加熱酸化法を施して露
出せるn-型層９表面を予め酸化して薄いSiO2膜
を形成しておき、しかる後上述のCVD法を施し
ても良い。後者は工程数は増加するが、n-型層
９とSiO2膜との界面特性は、n-型層９表面に直
接CVD法によるSiO2膜を被着させた場合よりも
良好なものとなる。
次いで第６図に見られる如く、異方性エツチン
グ法例えば反応性（リアクテイブ）イオンエツチ
ング法を施して上記SiO2膜２７を選択的に除去
する。このエツチング量は上記CVD法により被
着せしめたSiO2膜２７の膜厚が除去される程度
とする。本工程により上記SiO2膜２７のうち、
SiO2膜２６及び金属膜２１の側壁部に被着した
部分は残留し、n-型９表面に被着した部分は総
て除去され、開口２８が形成される。同図で２９
は上記エツチング工程をほどこした後残留せる
SiO2膜を示す。
グ法例えば反応性（リアクテイブ）イオンエツチ
ング法を施して上記SiO2膜２７を選択的に除去
する。このエツチング量は上記CVD法により被
着せしめたSiO2膜２７の膜厚が除去される程度
とする。本工程により上記SiO2膜２７のうち、
SiO2膜２６及び金属膜２１の側壁部に被着した
部分は残留し、n-型９表面に被着した部分は総
て除去され、開口２８が形成される。同図で２９
は上記エツチング工程をほどこした後残留せる
SiO2膜を示す。
このあとの工程は通常の製造工程に従つて進め
て良い。即ち上記SiO2膜２９及びその下層の金
属膜２１をマスクとしてイオン注入法を施し、上
記開口２８部内のn-型層９表面にまずｐ型不純
物のボロン(B)を、次いでｎ型不純物の砒素（As）
を導入する。次いで加熱処理をほどこして前述の
p+型不純物導入層２５内のｐ型不純物即ちボロ
ン(B)を活性化させるとともに、新たにn-型層９
表面に導入したｐ型不純物ボロン(B)及びｎ型不純
物の砒素（As）を活性化させる。かくしてｐ型
の内部ベース領域３０とこれに連続するp+型の
外部ベース領域３１、及びn+型のエミツタ領域
３２を形成する。
て良い。即ち上記SiO2膜２９及びその下層の金
属膜２１をマスクとしてイオン注入法を施し、上
記開口２８部内のn-型層９表面にまずｐ型不純
物のボロン(B)を、次いでｎ型不純物の砒素（As）
を導入する。次いで加熱処理をほどこして前述の
p+型不純物導入層２５内のｐ型不純物即ちボロ
ン(B)を活性化させるとともに、新たにn-型層９
表面に導入したｐ型不純物ボロン(B)及びｎ型不純
物の砒素（As）を活性化させる。かくしてｐ型
の内部ベース領域３０とこれに連続するp+型の
外部ベース領域３１、及びn+型のエミツタ領域
３２を形成する。
以上により本実施例によりnpnトランジスタ素
子が形成された。このあとの工程は更に通常の製
造工程に従つて進め、エミツタ、ベース及びコレ
クタの電極を形成して、前記第１図に示した構造
の半導体装置が完成する。但し本実施例では前記
第１図においてはベース引出し電極１２が多結晶
シリコン層を用いて形成されていたのに対し、本
実施例により作製した半導体装置では金属層２１
により形成した点が異なる。
子が形成された。このあとの工程は更に通常の製
造工程に従つて進め、エミツタ、ベース及びコレ
クタの電極を形成して、前記第１図に示した構造
の半導体装置が完成する。但し本実施例では前記
第１図においてはベース引出し電極１２が多結晶
シリコン層を用いて形成されていたのに対し、本
実施例により作製した半導体装置では金属層２１
により形成した点が異なる。
上述の本実施例によれば、ベース引出し電極と
エミツタ開口部とを自己整合的に形成することが
出来、従つてエミツタ−ベース間の距離が極めて
短くし得るという長所をなんら損なうことなく、
しかもベース引出し電極を金属層とすることが出
来たため、該ベース引出し電極の抵抗が著しく減
少し、その結果Rbextが大幅に低下した。なお本
実施例によれば、外部ベース領域３１には高濃度
に不純物を導入してあるので、金属層２１は外部
ベース領域３１と良好なオーミツク接触を形成す
る。
エミツタ開口部とを自己整合的に形成することが
出来、従つてエミツタ−ベース間の距離が極めて
短くし得るという長所をなんら損なうことなく、
しかもベース引出し電極を金属層とすることが出
来たため、該ベース引出し電極の抵抗が著しく減
少し、その結果Rbextが大幅に低下した。なお本
実施例によれば、外部ベース領域３１には高濃度
に不純物を導入してあるので、金属層２１は外部
ベース領域３１と良好なオーミツク接触を形成す
る。
第７図及び第８図は本実施例の効果の説明に供
するために掲げた図で、それぞれ在来のバイポー
ラ型トランジスタ及びベース引出し電極とエミツ
タの開口部を自己整合的に形成したバイポーラ型
トランジスタの構造を示す。両図において、ａは
要部平面図、ｂは要部断面図である。
するために掲げた図で、それぞれ在来のバイポー
ラ型トランジスタ及びベース引出し電極とエミツ
タの開口部を自己整合的に形成したバイポーラ型
トランジスタの構造を示す。両図において、ａは
要部平面図、ｂは要部断面図である。
第７図に示す在来型のバイポーラ型トランジス
タにおいて、エミツタ電極３３とベース電極３４
との間隔Ｌは、寸法精度等を考慮すると凡そ２
〔μｍ〕を必要とし、またエミツタ及びベースの
開口（コンタクト窓）３３及び３４周縁部におけ
る絶縁膜３６とエミツタ及びベース電極１４，１
５との重なりも、これも位置合わせ精度等を考慮
すれば凡そ１〔μｍ〕を要する。従つてエミツタ
及びベースの開口３３，３４の間隔は約４〔μｍ〕
となり、このうちエミツタ開口３３の端からの内
部ベース領域３０の長さL1は約２〔μｍ〕、ベー
ス開口３４の端からの外部ベース領域３１の長さ
L2は約２〔μｍ〕となる。またエミツタ及びベー
スの開口部３３，３４の幅ｄを３〔μｍ〕とする。
タにおいて、エミツタ電極３３とベース電極３４
との間隔Ｌは、寸法精度等を考慮すると凡そ２
〔μｍ〕を必要とし、またエミツタ及びベースの
開口（コンタクト窓）３３及び３４周縁部におけ
る絶縁膜３６とエミツタ及びベース電極１４，１
５との重なりも、これも位置合わせ精度等を考慮
すれば凡そ１〔μｍ〕を要する。従つてエミツタ
及びベースの開口３３，３４の間隔は約４〔μｍ〕
となり、このうちエミツタ開口３３の端からの内
部ベース領域３０の長さL1は約２〔μｍ〕、ベー
ス開口３４の端からの外部ベース領域３１の長さ
L2は約２〔μｍ〕となる。またエミツタ及びベー
スの開口部３３，３４の幅ｄを３〔μｍ〕とする。
外部ベースの抵抗成分に寄与するのは、上記エ
ミツタ及びベースの開口部３３，３４に挟まれた
長方形の区域（同図で一点鎖線で囲んだ区域３
５）の抵抗である。これらの抵抗は、上記内部ベ
ース領域３０のシート抵抗が凡そ400〔Ω／□〕、
ベースコンタクト補償領域３１のシート抵抗が凡
そ400〔Ω／□〕とすると、 Rbext＝900×２／３＋400×２／３≒870〔Ω〕 これに対し第８図に示すベース引出し電極２１
とエミツタの開口３３を自己整合的に形成したバ
イポーラ型トランジスタでは、エミツタ電極１４
とベース電極１５との間隔Ｌを上例と同じく２
〔μｍ〕、両電極１４，１５端部の下層の絶縁膜上
の重なり及び幅ｄも上例と同じく１〔μｍ〕、及び
３〔μｍ〕とした場合、エミツタ開口３３の端部
とベース引出し電極２１の端部との間隔L2は凡
そ0.3〔μｍ〕またベース引出し電極２１の長さ即
ちベース引出し電極２１の端からベース開口３４
の端部まで距離L3は凡そ3.7〔μｍ〕である。従つ
て外部ベース引出し電極２１は従来の製造方法即
ち多結晶シリコンを用いて作製した場合、そのシ
ート抵抗は凡そ100〔Ω／□〕であるから、 Rbext＝400×0.3／３＋100×3.7／３≒163〔Ω〕 となる。
ミツタ及びベースの開口部３３，３４に挟まれた
長方形の区域（同図で一点鎖線で囲んだ区域３
５）の抵抗である。これらの抵抗は、上記内部ベ
ース領域３０のシート抵抗が凡そ400〔Ω／□〕、
ベースコンタクト補償領域３１のシート抵抗が凡
そ400〔Ω／□〕とすると、 Rbext＝900×２／３＋400×２／３≒870〔Ω〕 これに対し第８図に示すベース引出し電極２１
とエミツタの開口３３を自己整合的に形成したバ
イポーラ型トランジスタでは、エミツタ電極１４
とベース電極１５との間隔Ｌを上例と同じく２
〔μｍ〕、両電極１４，１５端部の下層の絶縁膜上
の重なり及び幅ｄも上例と同じく１〔μｍ〕、及び
３〔μｍ〕とした場合、エミツタ開口３３の端部
とベース引出し電極２１の端部との間隔L2は凡
そ0.3〔μｍ〕またベース引出し電極２１の長さ即
ちベース引出し電極２１の端からベース開口３４
の端部まで距離L3は凡そ3.7〔μｍ〕である。従つ
て外部ベース引出し電極２１は従来の製造方法即
ち多結晶シリコンを用いて作製した場合、そのシ
ート抵抗は凡そ100〔Ω／□〕であるから、 Rbext＝400×0.3／３＋100×3.7／３≒163〔Ω〕 となる。
更に上記ベース引出し電極２１を本実施例の金
属層とした場合には、チタン・ナイトライド
（TiN）の抵抗率は凡そ30〜100〔μΩ・cm〕である
ので、これの膜厚を凡そ2000〜3000〔Å〕とした
場合、これはシート抵抗は約１〜５〔Ω／□〕と
なる。従つて本実施例では、 Rbext＝400×0.3／３＋１〜５≒40＋１〜５〔Ω〕 となり、ベース引出し電極２１の抵抗はRbextに
は殆ど影響しないこととなる。
属層とした場合には、チタン・ナイトライド
（TiN）の抵抗率は凡そ30〜100〔μΩ・cm〕である
ので、これの膜厚を凡そ2000〜3000〔Å〕とした
場合、これはシート抵抗は約１〜５〔Ω／□〕と
なる。従つて本実施例では、 Rbext＝400×0.3／３＋１〜５≒40＋１〜５〔Ω〕 となり、ベース引出し電極２１の抵抗はRbextに
は殆ど影響しないこととなる。
上記３つの数値例に見られる如く本実施例によ
ればRbextを大幅に低下させることが出来ること
が理解されよう。
ればRbextを大幅に低下させることが出来ること
が理解されよう。
なお本発明は上記一実施例に限定されるもので
はなく、更に種々変形して実施し得る。
はなく、更に種々変形して実施し得る。
例えば本発明を用いてpnp型半導体装置を製作
するには、上記一実施例の説明の中のｎ型とｐ型
とを総て反対にすれば良い。
するには、上記一実施例の説明の中のｎ型とｐ型
とを総て反対にすれば良い。
また金属層もチタン・ナイトライド（TiN）
に限定されることなく、種々選択して使用し得
る。
に限定されることなく、種々選択して使用し得
る。
(f) 発明の効果
以上説明した如く本発明によりベース引出し電
極とエミツタの開口とが自己整合的に形成された
バイポーラ型トランジスタのRbexを大幅に低下
させることが可能となる。
極とエミツタの開口とが自己整合的に形成された
バイポーラ型トランジスタのRbexを大幅に低下
させることが可能となる。
第１図はベース引出し電極とエミツタ開口とが
自己整合的に形成された半導体装置を示す要部断
面図、第２図〜第６図は本発明の一実施例をその
製造工程の順に示す要部断面図、第７図及び第８
図は上記一実施例の効果を示す要部断面図であ
る。 図において、１は半導体基板で一導電型を有す
る半導体層と逆導電型を有する半導体サブストレ
ートとからなり、４及び７は絶縁分離領域、８は
一導電型を有する埋没層、９は一導電型低濃度半
導体層、１４，１５，１６はそれぞれエミツタ、
ベース、及びコレクタ電極、２１は金属層、２２
は多結晶シリコン層、２３は窒化シリコン膜、２
４はフオトレジスト膜または二酸化シリコン膜、
２５は逆導電型不純物導入層、２６，２７，２９
は二酸化シリコン膜、２８はエミツタ開口、３０
及び３１は逆導電型を有する内部及び外部ベース
領域、３２は一導電型を有するエミツタ領域、３
３，３４はエミツタ及びベース開口、３５はベー
ス寄生抵抗として作用する領域、３６は絶縁膜を
示す。
自己整合的に形成された半導体装置を示す要部断
面図、第２図〜第６図は本発明の一実施例をその
製造工程の順に示す要部断面図、第７図及び第８
図は上記一実施例の効果を示す要部断面図であ
る。 図において、１は半導体基板で一導電型を有す
る半導体層と逆導電型を有する半導体サブストレ
ートとからなり、４及び７は絶縁分離領域、８は
一導電型を有する埋没層、９は一導電型低濃度半
導体層、１４，１５，１６はそれぞれエミツタ、
ベース、及びコレクタ電極、２１は金属層、２２
は多結晶シリコン層、２３は窒化シリコン膜、２
４はフオトレジスト膜または二酸化シリコン膜、
２５は逆導電型不純物導入層、２６，２７，２９
は二酸化シリコン膜、２８はエミツタ開口、３０
及び３１は逆導電型を有する内部及び外部ベース
領域、３２は一導電型を有するエミツタ領域、３
３，３４はエミツタ及びベース開口、３５はベー
ス寄生抵抗として作用する領域、３６は絶縁膜を
示す。
Claims (1)
- １ 一導電型を有するコレクタ層が形成された半
導体基板または層上に、所定の金属層とその上に
多結晶シリコン層を積層し、次いで該多結晶シリ
コン層上のエミツタが形成さるべき領域にシリコ
ン窒化膜からなるマスク膜を選択的に形成し、次
いで少なくとも該マスク膜をマスクとしてイオン
注入法により逆導電型不純物を前記半導体基板ま
たは層表面に導入して外部ベース領域となる逆導
電型不純物導入層を形成する工程と、前記多結晶
シリコン層の露出せる部分を酸化して第１の二酸
化シリコン膜に変換し、次いで前記マスク膜を除
去し、該マスク膜下の部分の残留せる多結晶シリ
コン層及び金属層を除去してエミツタ領域となる
開口を形成する工程と、第２の二酸化シリコン膜
を前記開口の側面に形成し、前記開口内に前記半
導体基板または層表面を露出せしめる工程と、前
記開口を通じて前記第１及び第２の二酸化シリコ
ン膜をマスクとして反対導電型次いで一導電型の
不純物を導入してベース領域及びエミツタ領域を
形成する工程を含むことを特徴とするバイポーラ
トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58170155A JPS6060761A (ja) | 1983-09-13 | 1983-09-13 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58170155A JPS6060761A (ja) | 1983-09-13 | 1983-09-13 | バイポーラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6060761A JPS6060761A (ja) | 1985-04-08 |
| JPH0469423B2 true JPH0469423B2 (ja) | 1992-11-06 |
Family
ID=15899701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58170155A Granted JPS6060761A (ja) | 1983-09-13 | 1983-09-13 | バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6060761A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62150748A (ja) * | 1985-12-24 | 1987-07-04 | Rohm Co Ltd | 半導体装置の配線形成方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5843573A (ja) * | 1981-09-08 | 1983-03-14 | Matsushita Electric Ind Co Ltd | バイポ−ラトランジスタ |
| US4495512A (en) * | 1982-06-07 | 1985-01-22 | International Business Machines Corporation | Self-aligned bipolar transistor with inverted polycide base contact |
| EP0122004A3 (en) * | 1983-03-08 | 1986-12-17 | Trw Inc. | Improved bipolar transistor construction |
-
1983
- 1983-09-13 JP JP58170155A patent/JPS6060761A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6060761A (ja) | 1985-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63140571A (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| US5336632A (en) | Method for manufacturing capacitor and bipolar transistor | |
| JPS61147572A (ja) | 半導体装置の製造方法 | |
| KR860001586B1 (ko) | 반도체장치 및 제조방법 | |
| JPH0135505B2 (ja) | ||
| JPS6060761A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0254662B2 (ja) | ||
| JPH0456455B2 (ja) | ||
| JPH0322694B2 (ja) | ||
| JPS6220711B2 (ja) | ||
| JPS5911644A (ja) | 半導体装置の製造方法 | |
| JPH0437581B2 (ja) | ||
| JP2518357B2 (ja) | 半導体装置及びその製造方法 | |
| JP2557840B2 (ja) | 半導体装置の製造法 | |
| JP2817210B2 (ja) | 半導体装置の製造方法 | |
| JPH06505127A (ja) | バイポーラトランジスタ構造及びその製造方法 | |
| JPH0318738B2 (ja) | ||
| JP2822382B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0420263B2 (ja) | ||
| JPS645472B2 (ja) | ||
| JP3146490B2 (ja) | 半導体装置の製造方法 | |
| JPS596574A (ja) | 半導体装置の製造方法 | |
| JPS639150A (ja) | 半導体装置の製造方法 | |
| JPH0136709B2 (ja) | ||
| JPH0828368B2 (ja) | 半導体装置の製造方法 |