JPS5843573A - バイポ−ラトランジスタ - Google Patents
バイポ−ラトランジスタInfo
- Publication number
- JPS5843573A JPS5843573A JP56142081A JP14208181A JPS5843573A JP S5843573 A JPS5843573 A JP S5843573A JP 56142081 A JP56142081 A JP 56142081A JP 14208181 A JP14208181 A JP 14208181A JP S5843573 A JPS5843573 A JP S5843573A
- Authority
- JP
- Japan
- Prior art keywords
- base
- melting point
- polycrystalline
- point metal
- high melting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はバイポーラトランジスタに関し、とくにバイポ
ーラトランジスタを含む半導体集積回路において高速化
を目的とするもので、その中でも特にベース抵抗を低減
するバイポーラトランジスタの構造を特徴とするもめで
ベースの引゛き出し線として高融点金属膜を使うことに
よシ、大幅にベース抵抗を低減せしめるものである。
ーラトランジスタを含む半導体集積回路において高速化
を目的とするもので、その中でも特にベース抵抗を低減
するバイポーラトランジスタの構造を特徴とするもめで
ベースの引゛き出し線として高融点金属膜を使うことに
よシ、大幅にベース抵抗を低減せしめるものである。
バイポー５）ランジスタ及びそれを含む集積回路の高密
度化及び高速化はここ数年著しく進歩して゛おり、それ
らの−例を第１図に示す。
度化及び高速化はここ数年著しく進歩して゛おり、それ
らの−例を第１図に示す。
第１図において、１−１はＮ形基板でコレクタの一部、
’１−２はｐ＋ｔｒａで高濃度外部ベース、１−３は２
層で活性ベース、１−４はＮ＋ｉで一１７ｇツタ、１−
６はＰ“層でベースのＰｏ ｌ ｙＳ ｉ引き出し線で
ある。１−６はＰｏ１ｙＳｉ 引き５出し線１−６の
上に形成された絶縁物、１・−７もベース１−２の側面
を被覆する絶縁物である。１−８ 、１−９はそれぞれ
、ペー“ス、エミッタの電極である。第１図のトランジ
スタにおいて、ベースの引き出し線としてＰｏ１ｙＳｉ
（多結晶シリコン）１−６を利用し、そのＰｏ１ｙＳ
ｉ １−８上にベース電極１−８を形成している。その
ためベース電極１−８盲下にベース領域を形成する必要
がないのでベース面積が小さくなる。これによってコレ
クタ・ベース容量が小さくなり高速化をはかることがで
きる。 −゛しかしながら、”この第１図のトランジ
スタの構造において、Ｐｏ１ｙＳｉの引き出し線１−６
のシート抵抗が約１００〜３００Ωルと大きいため、直
列にこの抵抗がペニス抵抗として加算さ些る、こと。
’１−２はｐ＋ｔｒａで高濃度外部ベース、１−３は２
層で活性ベース、１−４はＮ＋ｉで一１７ｇツタ、１−
６はＰ“層でベースのＰｏ ｌ ｙＳ ｉ引き出し線で
ある。１−６はＰｏ１ｙＳｉ 引き５出し線１−６の
上に形成された絶縁物、１・−７もベース１−２の側面
を被覆する絶縁物である。１−８ 、１−９はそれぞれ
、ペー“ス、エミッタの電極である。第１図のトランジ
スタにおいて、ベースの引き出し線としてＰｏ１ｙＳｉ
（多結晶シリコン）１−６を利用し、そのＰｏ１ｙＳ
ｉ １−８上にベース電極１−８を形成している。その
ためベース電極１−８盲下にベース領域を形成する必要
がないのでベース面積が小さくなる。これによってコレ
クタ・ベース容量が小さくなり高速化をはかることがで
きる。 −゛しかしながら、”この第１図のトランジ
スタの構造において、Ｐｏ１ｙＳｉの引き出し線１−６
のシート抵抗が約１００〜３００Ωルと大きいため、直
列にこの抵抗がペニス抵抗として加算さ些る、こと。
Ｋなり、ベース抵抗が高くなる欠点を有する。
本発明は以上述べた欠点を鑑みてなされたもあて、本発
明の一実施例のバイポーラトランジスタを第２図（、）
〜（ｆ）の製造方法とともに詳細に説明する。
明の一実施例のバイポーラトランジスタを第２図（、）
〜（ｆ）の製造方法とともに詳細に説明する。
（ａｌ Ｎ形８１ 基板２−１に、通常の選択酸化を
利用して酸化２−２を形成し、そのｉ化膜２二２で囲ま
す、た領域にＰ形べ―ス２−３を形成する。
利用して酸化２−２を形成し、そのｉ化膜２二２で囲ま
す、た領域にＰ形べ―ス２−３を形成する。
次に、スパッター蒸着を利用して高融点金属であるＭｏ
（モリプデ７）２−ａあるいはＭｏとＳｉの化合物で、
あるＭｏ５ｉ２（モリブデンサイド）を全面に堆積させ
る。本寒施例ではＭＯＳ ｉ も高融点金属の中に含め
るも二ζする。以下の説明ではＭＯで説明する。多
８ｉ２＝ｓを全面に堆積した後、ボロンのイオン注入に
より、この多結晶５ｉ２− ｅｓをＰ＋層に変換する。
（モリプデ７）２−ａあるいはＭｏとＳｉの化合物で、
あるＭｏ５ｉ２（モリブデンサイド）を全面に堆積させ
る。本寒施例ではＭＯＳ ｉ も高融点金属の中に含め
るも二ζする。以下の説明ではＭＯで説明する。多
８ｉ２＝ｓを全面に堆積した後、ボロンのイオン注入に
より、この多結晶５ｉ２− ｅｓをＰ＋層に変換する。
このＰ＋゛層上にＣＶＤ８ｉ０２２−６を全面に堆積す
る。
る。
（ｂ） 通常のホトエツチング技術を用いて、エミッ
タとなる窓２−８を開口する。この時、通常のケミカル
エッチあるいはドライエツチングを用いる。そしてＭｏ
、（７）開口窓寸法を、サイドエｙ ｆ Ｋ ヨリＣＶ
Ｄ５１０２２ ６及び多結晶５ｔ２−６の窓よりも大き
くする。
タとなる窓２−８を開口する。この時、通常のケミカル
エッチあるいはドライエツチングを用いる。そしてＭｏ
、（７）開口窓寸法を、サイドエｙ ｆ Ｋ ヨリＣＶ
Ｄ５１０２２ ６及び多結晶５ｔ２−６の窓よりも大き
くする。
（０） 全面に多結晶５ｉ２−９を堆積させる。この
時、多結晶５ｉ２−９はＭｏ２−４の側面つまり多結晶
５ｉ２− ｓの直下に入りこむように堆積される。
時、多結晶５ｉ２−９はＭｏ２−４の側面つまり多結晶
５ｉ２− ｓの直下に入りこむように堆積される。
（ｄ） 異方性のドライエツチング法を用いて、全面
多結晶Ｓｉ のエラー、ングを行なう、！この時、横方
向のエツチングが進まないのでＭＯ２−４の側面の：多
結晶Ｓｉ、１のみを残して他は全面除去される。次Ｋ
全ｔ Ｉ’４．、、＜ＩＩ： Ｖ Ｄ Ｓ １０２２
１０ 全堆積した後、酸化性−一気中で熱処理を行なう
。ことぞ残された多 ５ｉ２−５．２−９の表面が酸
化され、熱酸化膜２−１１が形成される。
多結晶Ｓｉ のエラー、ングを行なう、！この時、横方
向のエツチングが進まないのでＭＯ２−４の側面の：多
結晶Ｓｉ、１のみを残して他は全面除去される。次Ｋ
全ｔ Ｉ’４．、、＜ＩＩ： Ｖ Ｄ Ｓ １０２２
１０ 全堆積した後、酸化性−一気中で熱処理を行なう
。ことぞ残された多 ５ｉ２−５．２−９の表面が酸
化され、熱酸化膜２−１１が形成される。
しかしながらＭｏ ２−４の表面は多結晶５ｉ２−５゜
２−９で被覆されているので、表面が酸化されることが
なく熱処理中に酸素で腐蝕されることがない。ところで
通常ＭＯを酸素雰囲気中で熱処理すると、酸化され非常
に昇華性の高い物質に変わる。またＭｏ２−４は高融点
金属であるので高温で融解もしない。ただし一部Ｓｉと
反応してＭｏ Ｓ ｉ ２になることがあるが、これは
特に支障はない。また工程（ａ）で述べたごと（Ｍｏの
かわりにｂｌｏｓｉ、’ｆ用いるとＳＬ と反応する
こともなく安定である。以上述べたごとく、ＭＯの表面
が多結晶５ｉ２−５．２−９で被覆されているので、酸
素雰囲気中で熱処理することが可能となり、さらに多結
晶１ｓｉ２−６ 、２−９の表面に熱酸化膜２−１１を
形成することができる。
２−９で被覆されているので、表面が酸化されることが
なく熱処理中に酸素で腐蝕されることがない。ところで
通常ＭＯを酸素雰囲気中で熱処理すると、酸化され非常
に昇華性の高い物質に変わる。またＭｏ２−４は高融点
金属であるので高温で融解もしない。ただし一部Ｓｉと
反応してＭｏ Ｓ ｉ ２になることがあるが、これは
特に支障はない。また工程（ａ）で述べたごと（Ｍｏの
かわりにｂｌｏｓｉ、’ｆ用いるとＳＬ と反応する
こともなく安定である。以上述べたごとく、ＭＯの表面
が多結晶５ｉ２−５．２−９で被覆されているので、酸
素雰囲気中で熱処理することが可能となり、さらに多結
晶１ｓｉ２−６ 、２−９の表面に熱酸化膜２−１１を
形成することができる。
（ｅ） 異方性のドライエツチング法を用いて、エミ
ッタ形成用の開口部２−８の５ｌｏ２２−１１を除去す
る。この時、異方性エッチを用いているので、側面のＳ
ｉ０，２−１１は除去されない。
ッタ形成用の開口部２−８の５ｌｏ２２−１１を除去す
る。この時、異方性エッチを用いているので、側面のＳ
ｉ０，２−１１は除去されない。
また５ｉＯ２２−１０もその二部がエツチングされるが
厚いので大部分残ると遁になる。次にこの開口部２−８
より、Ａｓ あるいはＰ等の不純物を導入して、ｎ工（
ツタ２−１２を形成する。
厚いので大部分残ると遁になる。次にこの開口部２−８
より、Ａｓ あるいはＰ等の不純物を導入して、ｎ工（
ツタ２−１２を形成する。
（ｆ） ベースコンタクト窓を開口した後、ヘースー
電極２−１３．エミッタ電極２７１４を形成する。この
時、ベース引き出し線として、Ｍ。
電極２−１３．エミッタ電極２７１４を形成する。この
時、ベース引き出し線として、Ｍ。
２−４と多結晶Ｓｉ２−５の２層膜が使われることにな
る。またＭＯ２−４・、多結晶Ｓｉ２−５上には５１０
２膜２−１０．２−１１を介シテエミツタ電極２−１４
が形成されている。ここで５ｌＯ２膜２−１１は熱酸化
膜である。
る。またＭＯ２−４・、多結晶Ｓｉ２−５上には５１０
２膜２−１０．２−１１を介シテエミツタ電極２−１４
が形成されている。ここで５ｌＯ２膜２−１１は熱酸化
膜である。
ところで第２図では高融点金属の表面を多結晶Ｓｔ で
被覆する例を述べたが高融点金属の下部にも多結晶Ｓｔ
を形成することもできる？これによって高融点金属
と８１ 基板を分離することができる。
被覆する例を述べたが高融点金属の下部にも多結晶Ｓｔ
を形成することもできる？これによって高融点金属
と８１ 基板を分離することができる。
以下第２図で作成されたバイポーラトランジスタの構造
による効果を以下に述べる。ベース引き出し線としてＭ
ｏ あるいはＭｏ８ｉ２を使っているので、ベース抵抗
が大幅に低減される。例としてＭＯ（あるいはＭｏ Ｓ
ｉ ２ ） ｃｉＤ比抵抗は１０〜１゜Ω−（７）で
、厚みがＱ、２μｍとした場合、シート抵抗に換算する
と０．６〜６Ω／口になる。従来のＰｏ１ｙＳｉ引き出
し線のシート抵抗が約１００〜３ｏｏΩ／口であるので
外部ベース抵抗で約−０ 以下に低減されることになる。またＭｏ のかわりにＴ
ｉ 、Ｗ、 Ｎｉ 、 、Ｔａ等の高融点金属膜を用い
ても同様の効果がある。又本発明の実施例のごとく、Ｍ
ｏ膜等の高融点金属膜の表面に多結晶Ｓｉ 膜が形成さ
れていると、酸化性雰囲気中で熱処理することができ、
さらに多結晶Ｓｉ 表面主には熱酸化膜が形成され不こ
とになるので、層間絶縁膜としてピンホールの非常に少
ないＳ １０２膜を利用することができ、集積回路の歩
留が向上する。また本発明の実施例で高融点金属膜とし
てＭｏあるいはＭｏＳ ｉ ２を用いたが、これらの物
質は半導体プロセス上微細加工が容易である特徴を有し
ている。
による効果を以下に述べる。ベース引き出し線としてＭ
ｏ あるいはＭｏ８ｉ２を使っているので、ベース抵抗
が大幅に低減される。例としてＭＯ（あるいはＭｏ Ｓ
ｉ ２ ） ｃｉＤ比抵抗は１０〜１゜Ω−（７）で
、厚みがＱ、２μｍとした場合、シート抵抗に換算する
と０．６〜６Ω／口になる。従来のＰｏ１ｙＳｉ引き出
し線のシート抵抗が約１００〜３ｏｏΩ／口であるので
外部ベース抵抗で約−０ 以下に低減されることになる。またＭｏ のかわりにＴ
ｉ 、Ｗ、 Ｎｉ 、 、Ｔａ等の高融点金属膜を用い
ても同様の効果がある。又本発明の実施例のごとく、Ｍ
ｏ膜等の高融点金属膜の表面に多結晶Ｓｉ 膜が形成さ
れていると、酸化性雰囲気中で熱処理することができ、
さらに多結晶Ｓｉ 表面主には熱酸化膜が形成され不こ
とになるので、層間絶縁膜としてピンホールの非常に少
ないＳ １０２膜を利用することができ、集積回路の歩
留が向上する。また本発明の実施例で高融点金属膜とし
てＭｏあるいはＭｏＳ ｉ ２を用いたが、これらの物
質は半導体プロセス上微細加工が容易である特徴を有し
ている。
以−１″（Ｄｊ″Ｋ・本発明ｒｇ””＝ ’″−■２″
′りのベース抵抗が大幅に でき高速、高性能のバイ
ポーラ半導体装置を実現することができる。′
′りのベース抵抗が大幅に でき高速、高性能のバイ
ポーラ半導体装置を実現することができる。′
第１図は従来のバイポーラトランジスタの構造を示す断
面図、第２図（、）〜（ｆ）は本発明の一実施例の半導
体装置を製造する工程断面図である。 ・２−３０・・・・ベース、２−４−・・・・高融点金
属（Ｍｏ）、２−６・・・・・・多結晶Ｓｉ０代理人の
氏名 弁理士 中 尾 敏 男 ほか１名□、 °（。 第１図 １−７ １−３ １１２図 ？−３ −３ −３
面図、第２図（、）〜（ｆ）は本発明の一実施例の半導
体装置を製造する工程断面図である。 ・２−３０・・・・ベース、２−４−・・・・高融点金
属（Ｍｏ）、２−６・・・・・・多結晶Ｓｉ０代理人の
氏名 弁理士 中 尾 敏 男 ほか１名□、 °（。 第１図 １−７ １−３ １１２図 ？−３ −３ −３
Claims (3)
- （１）ベース領縁からのベース電極への引き出シ線赤す
くなくとも高融点金属膜有することを特徴とする特徴と
するパイボーラド２ンジス′り。 - （２）引き出し線が、高融点金属の表面を多結晶シリコ
ンで被覆したことを特徴とする特許請求の範囲第１項に
記載のバイポーラトランジスタ。 - （３）高融点金属膜としてＭｏ ’あるいはＭｏ５ｔを
用いることを特徴とする特許請求の範囲−１項に記載の
バイポーラトランジスタ。−′
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56142081A JPS5843573A (ja) | 1981-09-08 | 1981-09-08 | バイポ−ラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56142081A JPS5843573A (ja) | 1981-09-08 | 1981-09-08 | バイポ−ラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5843573A true JPS5843573A (ja) | 1983-03-14 |
Family
ID=15306988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56142081A Pending JPS5843573A (ja) | 1981-09-08 | 1981-09-08 | バイポ−ラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5843573A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58169971A (ja) * | 1982-03-30 | 1983-10-06 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JPS58216463A (ja) * | 1982-06-07 | 1983-12-16 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | バイポ−ラ・トランジスタ |
| JPS5961179A (ja) * | 1982-09-30 | 1984-04-07 | Fujitsu Ltd | バイポ−ラ半導体装置の製造方法 |
| JPS6060761A (ja) * | 1983-09-13 | 1985-04-08 | Fujitsu Ltd | バイポーラトランジスタの製造方法 |
| JPS6140057A (ja) * | 1984-07-31 | 1986-02-26 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPS61268065A (ja) * | 1985-05-23 | 1986-11-27 | Matsushita Electronics Corp | 半導体装置 |
| US5051805A (en) * | 1987-07-15 | 1991-09-24 | Rockwell International Corporation | Sub-micron bipolar devices with sub-micron contacts |
-
1981
- 1981-09-08 JP JP56142081A patent/JPS5843573A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58169971A (ja) * | 1982-03-30 | 1983-10-06 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JPS58216463A (ja) * | 1982-06-07 | 1983-12-16 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | バイポ−ラ・トランジスタ |
| JPS5961179A (ja) * | 1982-09-30 | 1984-04-07 | Fujitsu Ltd | バイポ−ラ半導体装置の製造方法 |
| JPS6060761A (ja) * | 1983-09-13 | 1985-04-08 | Fujitsu Ltd | バイポーラトランジスタの製造方法 |
| JPS6140057A (ja) * | 1984-07-31 | 1986-02-26 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPS61268065A (ja) * | 1985-05-23 | 1986-11-27 | Matsushita Electronics Corp | 半導体装置 |
| US5051805A (en) * | 1987-07-15 | 1991-09-24 | Rockwell International Corporation | Sub-micron bipolar devices with sub-micron contacts |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01162376A (ja) | 半導体装置の製造方法 | |
| US4816425A (en) | Polycide process for integrated circuits | |
| US4700215A (en) | Polycide electrodes for integrated circuits | |
| JPS5843573A (ja) | バイポ−ラトランジスタ | |
| JPH01202841A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH0373147B2 (ja) | ||
| JPS59112641A (ja) | 半導体装置及びその製造方法 | |
| JPH07120638B2 (ja) | 半導体装置の製造方法 | |
| JPH02288361A (ja) | 半導体装置 | |
| JPS63229744A (ja) | 半導体装置 | |
| JPS58155767A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP2520721B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JPS62217668A (ja) | 半導体装置 | |
| JPS5856459A (ja) | 半導体装置の製造方法 | |
| JPS61220466A (ja) | 半導体集積回路装置の製造方法 | |
| JPS60236257A (ja) | 半導体装置 | |
| JPS61129863A (ja) | 半導体装置およびその製造方法 | |
| JPH0441510B2 (ja) | ||
| JPS6167270A (ja) | 半導体装置 | |
| JPS61256719A (ja) | 半導体装置の製造方法 | |
| JPS585356U (ja) | 抵抗素子 | |
| JPS62291956A (ja) | 半導体装置 | |
| JPS59189657A (ja) | 半導体装置の製造方法 | |
| JPH0222544B2 (ja) | ||
| JPS60142539A (ja) | 半導体装置の製造方法 |