JPH046963B2 - - Google Patents
Info
- Publication number
- JPH046963B2 JPH046963B2 JP57181304A JP18130482A JPH046963B2 JP H046963 B2 JPH046963 B2 JP H046963B2 JP 57181304 A JP57181304 A JP 57181304A JP 18130482 A JP18130482 A JP 18130482A JP H046963 B2 JPH046963 B2 JP H046963B2
- Authority
- JP
- Japan
- Prior art keywords
- sequence
- section
- input
- address
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Program-control systems
- G05B19/02—Program-control systems electric
- G05B19/04—Program control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/056—Programming the PLC
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/11—Plc I-O input output
- G05B2219/1162—Forcing I-O
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Programmable Controllers (AREA)
Description
【発明の詳細な説明】
本発明はシーケンスデバツグ装置に係り、特に
シーケンス制御装置にシーケンスプログラムを書
き込み、あるいはシーケンス制御装置からシーケ
ンスプログラムを読み出し、更には動作状態モニ
タ等を行なうシーケンスデバツグ装置に関するも
のである。
シーケンス制御装置にシーケンスプログラムを書
き込み、あるいはシーケンス制御装置からシーケ
ンスプログラムを読み出し、更には動作状態モニ
タ等を行なうシーケンスデバツグ装置に関するも
のである。
従来、シーケンス制御装置に書き込んだシーケ
ースプログラムをデバツグするために用いられる
方法として次の様なものが知られている。
ースプログラムをデバツグするために用いられる
方法として次の様なものが知られている。
第１の方法としては、入力接点や出力コイルの
ON−OFF状態を表示する所謂ON−OFF状態の
モニタによる方法である。第２の方法としては、
シーケンス制御装置の外部入力部と入力データ記
憶部を切り離し、周辺装置から直接入力データ記
憶部にON−OFF状態を書き込み、その入力によ
り模疑運転を行なう所謂強制入力による方法であ
る。
ON−OFF状態を表示する所謂ON−OFF状態の
モニタによる方法である。第２の方法としては、
シーケンス制御装置の外部入力部と入力データ記
憶部を切り離し、周辺装置から直接入力データ記
憶部にON−OFF状態を書き込み、その入力によ
り模疑運転を行なう所謂強制入力による方法であ
る。
第１図は、従来のシーケンス制御装置及びシー
ケンス作成・デバツグ装置の構成を示すブロツク
図である。
ケンス作成・デバツグ装置の構成を示すブロツク
図である。
シーケンス制御装置１は、外部信号が入力され
る外部入力部３、この外部入力部３からの入力デ
ータをシーケンス作成・デバツグ装置（以下単に
デバツグ装置という）２からの制御信号に従つて
記憶する入力データ記憶部４、入力データに対し
て演算処理を行なう中央演算部５、中央演算部５
で実行するプログラムを記憶するプログラム記憶
部６、演算処理された結果、出力すべきデータを
記憶する出力データ記憶部７、及び外部に信号を
出力する外部出力部８から成る。
る外部入力部３、この外部入力部３からの入力デ
ータをシーケンス作成・デバツグ装置（以下単に
デバツグ装置という）２からの制御信号に従つて
記憶する入力データ記憶部４、入力データに対し
て演算処理を行なう中央演算部５、中央演算部５
で実行するプログラムを記憶するプログラム記憶
部６、演算処理された結果、出力すべきデータを
記憶する出力データ記憶部７、及び外部に信号を
出力する外部出力部８から成る。
一方、デバツグ装置２は、オペレータ等がマニ
ユアル操作する操作部１４、操作部１４からの操
作信号に基いてデバツグ装置の各部分を制御する
ための制御信号を発する制御部１５、入力データ
記憶部４及びプログラム記憶部４のアドレスを設
定するアドレスレジスタ１６、外部入力部３から
入力データ記憶部４に入力されるデータを禁止す
るために制御部１５からの制御信号に基いて禁止
信号を発生する禁止信号発生部１７、入力データ
記憶部４及び出力データ記憶部７に対するデータ
の入出力を行なうデータ入出力部９、及びオブジ
エクト／ラダー変換部１０、ラダー／オブジエク
ト変換部１１、表示データを記憶するリフレツシ
ユメモリ１２及びリフレツシユメモリ１２内のデ
ータを表示する表示部１３から構成される。
ユアル操作する操作部１４、操作部１４からの操
作信号に基いてデバツグ装置の各部分を制御する
ための制御信号を発する制御部１５、入力データ
記憶部４及びプログラム記憶部４のアドレスを設
定するアドレスレジスタ１６、外部入力部３から
入力データ記憶部４に入力されるデータを禁止す
るために制御部１５からの制御信号に基いて禁止
信号を発生する禁止信号発生部１７、入力データ
記憶部４及び出力データ記憶部７に対するデータ
の入出力を行なうデータ入出力部９、及びオブジ
エクト／ラダー変換部１０、ラダー／オブジエク
ト変換部１１、表示データを記憶するリフレツシ
ユメモリ１２及びリフレツシユメモリ１２内のデ
ータを表示する表示部１３から構成される。
さて、シーケンスプログラムのデバツグを行な
う際には、操作部１４からの指定によりアドレス
レジスタ１６より入力データ記憶部４にアドレス
としての入力NOを与えて指定入力データを読み
出して表示部１３の画面上にON−OFF状態を表
示させる。また、外部入力禁止信号発生部１７よ
り禁止信号を発生して外部入力部３から入力デー
タ記憶部４への入力データの入力を禁止し、操作
部１４から入力NOおよび入力データを指定し
て、強制的に入力データ記憶部４に書き込むこと
により設定された模疑入力により演算させ、シー
ケンスプログラムの動作を確認してデバツグす
る。この操作入力手順が第２図に示される。この
種の強制入力によるモニタで、例えば指定入力
XOを強制的に“１”に設定したときのON−
OFF状態のモニタ例が第３図に示される。XOの
接点は閉じており、かつ高輝度表示される。
う際には、操作部１４からの指定によりアドレス
レジスタ１６より入力データ記憶部４にアドレス
としての入力NOを与えて指定入力データを読み
出して表示部１３の画面上にON−OFF状態を表
示させる。また、外部入力禁止信号発生部１７よ
り禁止信号を発生して外部入力部３から入力デー
タ記憶部４への入力データの入力を禁止し、操作
部１４から入力NOおよび入力データを指定し
て、強制的に入力データ記憶部４に書き込むこと
により設定された模疑入力により演算させ、シー
ケンスプログラムの動作を確認してデバツグす
る。この操作入力手順が第２図に示される。この
種の強制入力によるモニタで、例えば指定入力
XOを強制的に“１”に設定したときのON−
OFF状態のモニタ例が第３図に示される。XOの
接点は閉じており、かつ高輝度表示される。
この様に、従来のデバツグ方法においては、
ON−OFF状態を確認したり、簡単な模擬運転で
シーケンスプログラムの１部分のみの動作をチエ
ツクすることは可能である。然し乍ら強制入力に
よるデバツグでは、一担外部入力を切り離さなけ
ればならず、外部入力を全て取り込んだ実際の運
転状態でシーケンスプログラムの１部分の入力を
マニユアルで設定して動作状態を確認してみると
いうことは出来なかつた。また、運転中は演算処
理が優先されるために、指定した出力のみを強制
的にON−OFFさせて、シーケンスの動きや、外
部機器の動きを確認してみるということも出来な
かつた。
ON−OFF状態を確認したり、簡単な模擬運転で
シーケンスプログラムの１部分のみの動作をチエ
ツクすることは可能である。然し乍ら強制入力に
よるデバツグでは、一担外部入力を切り離さなけ
ればならず、外部入力を全て取り込んだ実際の運
転状態でシーケンスプログラムの１部分の入力を
マニユアルで設定して動作状態を確認してみると
いうことは出来なかつた。また、運転中は演算処
理が優先されるために、指定した出力のみを強制
的にON−OFFさせて、シーケンスの動きや、外
部機器の動きを確認してみるということも出来な
かつた。
本発明の目的は、上記の様な従来技術の欠点を
除去し、シーケンスプログラムの１部分をマニユ
アルで模擬的に動かして動作状態を確認すること
を可能とし、かつ運転中に出力を強制的にON−
OFFさせて動作状態を確認し得るシーケンスデ
バツグ装置を提供することにある。
除去し、シーケンスプログラムの１部分をマニユ
アルで模擬的に動かして動作状態を確認すること
を可能とし、かつ運転中に出力を強制的にON−
OFFさせて動作状態を確認し得るシーケンスデ
バツグ装置を提供することにある。
而して、本発明は、演算の途中結果を強制的に
“１”または“０”に設定することにより、等価
的にシーケンスの所定の位置までの接点を全て閉
の状態としたり、所定の位置を断線させたりし
て、動作状態を確認する様にしたものである。即
ち、シーケンス制御装置には、演算の途中結果を
記憶する演算用アキユームレータがあるが、この
アキユームレータ内にそれまでの演算結果を無視
して“１”又は“０”をロードする命令を設定
し、かつデバツグ装置には、シーケンス上の指定
された位置、即ち表示部で表示されたシーケンス
のカーソルで指定された位置をプログラム記憶部
上のアドレスに変換するアドレス変換部と、その
アドレスに対し前記命令のコードを発生するコー
ド発生部を設け、所定の位置のコードをこのコー
ド発生部からのコードを入れ替える様にしたもの
である。
“１”または“０”に設定することにより、等価
的にシーケンスの所定の位置までの接点を全て閉
の状態としたり、所定の位置を断線させたりし
て、動作状態を確認する様にしたものである。即
ち、シーケンス制御装置には、演算の途中結果を
記憶する演算用アキユームレータがあるが、この
アキユームレータ内にそれまでの演算結果を無視
して“１”又は“０”をロードする命令を設定
し、かつデバツグ装置には、シーケンス上の指定
された位置、即ち表示部で表示されたシーケンス
のカーソルで指定された位置をプログラム記憶部
上のアドレスに変換するアドレス変換部と、その
アドレスに対し前記命令のコードを発生するコー
ド発生部を設け、所定の位置のコードをこのコー
ド発生部からのコードを入れ替える様にしたもの
である。
以下、図面を参照して本発明の一実施例につい
て説明する。
て説明する。
第４図は本発明の一実施例によるシーケンス制
御装置及びシーケンス作成・デバツグ装置の構成
を示すブロツク図である。尚、第４図において、
第１図と同じ部分には同一符号が付されている。
本実施例において特徴的なことは、操作部１４よ
りシーケンスのある位置までの接点をすべて閉状
態とすべく指定することができる。更に、第１図
に示したものに比べて本実施例においては、アド
レス変換部２１及びオペレーシヨンコード発生部
２２を有している。アドレス変換部２１はプログ
ラム記憶部６内のシーケンス上の指定された位置
をアドレスするために表示部１３のカーソルの絶
対アドレスを計算する。アドレス変換部２１の出
力はアドレス出力部１６に与えられ、プログラム
記憶部６にオペレーシヨンコードを記憶すべくア
ドレス指定する。オペレーシヨンコード発生部２
２は、中央演算部５のアキユームレータを強制的
に“１”または“０”に書き替えるためのオペレ
ーシヨンコードを発生する。発生されたオペレー
シヨンコードはデータ入出力部９に送られ、アキ
ユームレータを強制的に“１”また“０”にす
る。
御装置及びシーケンス作成・デバツグ装置の構成
を示すブロツク図である。尚、第４図において、
第１図と同じ部分には同一符号が付されている。
本実施例において特徴的なことは、操作部１４よ
りシーケンスのある位置までの接点をすべて閉状
態とすべく指定することができる。更に、第１図
に示したものに比べて本実施例においては、アド
レス変換部２１及びオペレーシヨンコード発生部
２２を有している。アドレス変換部２１はプログ
ラム記憶部６内のシーケンス上の指定された位置
をアドレスするために表示部１３のカーソルの絶
対アドレスを計算する。アドレス変換部２１の出
力はアドレス出力部１６に与えられ、プログラム
記憶部６にオペレーシヨンコードを記憶すべくア
ドレス指定する。オペレーシヨンコード発生部２
２は、中央演算部５のアキユームレータを強制的
に“１”または“０”に書き替えるためのオペレ
ーシヨンコードを発生する。発生されたオペレー
シヨンコードはデータ入出力部９に送られ、アキ
ユームレータを強制的に“１”また“０”にす
る。
次に第５図の操作手順に従つて動作について説
明する。例えば、第６図ａのようなシーケンスを
表示部１３に表示しておき、操作部１４より
POWERを導通させたい位置（そこまでの接点を
全て閉としたい位置）をカーソルを移動すること
により指定するとする。まず、操作部１４より
POWER・ON又はOFF指定をすると、アドレス
変換部２１ではカーソルの前の位置（第６図では
X1接点の位置）の絶対アドレスを計算し、プロ
グラム記憶部６の対応するオペコードを一担退避
しておき、オペレーシヨンコード発生部２２より
発生された、アキユームレータを強制的に“１”
または“０”とするオペレーシヨンコードに書き
替える。第６図ｂは、接点X1のオペレーシヨン
コードを、強制的に、アキユームレータを“１”
とするオペレーシヨンコードに書き換えたもの
で、等価的にX1接点の次と、母線を、ｃの如く
短絡線３１によつて短絡したのと同じとなり、
X1以前の接点が全て、閉じた場合と等価な演算
結果が得られる。即ち、X1迄の途中演算結果を
保持していたアキユームレータの内容を“１”に
変えられたためである。
明する。例えば、第６図ａのようなシーケンスを
表示部１３に表示しておき、操作部１４より
POWERを導通させたい位置（そこまでの接点を
全て閉としたい位置）をカーソルを移動すること
により指定するとする。まず、操作部１４より
POWER・ON又はOFF指定をすると、アドレス
変換部２１ではカーソルの前の位置（第６図では
X1接点の位置）の絶対アドレスを計算し、プロ
グラム記憶部６の対応するオペコードを一担退避
しておき、オペレーシヨンコード発生部２２より
発生された、アキユームレータを強制的に“１”
または“０”とするオペレーシヨンコードに書き
替える。第６図ｂは、接点X1のオペレーシヨン
コードを、強制的に、アキユームレータを“１”
とするオペレーシヨンコードに書き換えたもの
で、等価的にX1接点の次と、母線を、ｃの如く
短絡線３１によつて短絡したのと同じとなり、
X1以前の接点が全て、閉じた場合と等価な演算
結果が得られる。即ち、X1迄の途中演算結果を
保持していたアキユームレータの内容を“１”に
変えられたためである。
第７図は、上記第６図に示したシーケンスを機
能的に示した図である。機能的には操作部１４よ
り指定されたシーケンス上の位置に、切替スイツ
チ３２が挿入されたのと等価になる。例えば操作
部部１４よりPOWER OFF指定して、Ｘ１接点
を、アキユームレータを“０”とするオペレーシ
ヨンコードに書き替えたとすると、機能的には切
替スイツチ３２がOFF側に接続され、接点Ｘ１
とＸ２との接続は断となる。勿論、操作部１４よ
りある接点をPOWER ONした場合には上述と
は逆になることは明らかであろう。
能的に示した図である。機能的には操作部１４よ
り指定されたシーケンス上の位置に、切替スイツ
チ３２が挿入されたのと等価になる。例えば操作
部部１４よりPOWER OFF指定して、Ｘ１接点
を、アキユームレータを“０”とするオペレーシ
ヨンコードに書き替えたとすると、機能的には切
替スイツチ３２がOFF側に接続され、接点Ｘ１
とＸ２との接続は断となる。勿論、操作部１４よ
りある接点をPOWER ONした場合には上述と
は逆になることは明らかであろう。
第８図は本実施例の他の動作例を示す図であ
る。これは、オア回路の分岐している接点例えば
Ｘ５を指定した場合の例を示すものである。ａに
示す如く、演算処理上、Ｘ０，Ｘ１，Ｘ２，Ｘ３
までの演算結果は、分岐した時点で退避されてい
る。ここで、Ｘ５接点を実行する時に、アキユー
ムレータを“０”又は“１”にした場合には、ｂ
に示す様に、等価的に分岐側のみに切替スイツチ
３３が挿入されることになる。
る。これは、オア回路の分岐している接点例えば
Ｘ５を指定した場合の例を示すものである。ａに
示す如く、演算処理上、Ｘ０，Ｘ１，Ｘ２，Ｘ３
までの演算結果は、分岐した時点で退避されてい
る。ここで、Ｘ５接点を実行する時に、アキユー
ムレータを“０”又は“１”にした場合には、ｂ
に示す様に、等価的に分岐側のみに切替スイツチ
３３が挿入されることになる。
従つて、もしカーソルを出力コイルの直前に持
つて来て上述と同様の操作を行なつたならば、そ
れまでの演算結果が全て“０”又は“１”となる
ことから、運転中に容易に指定出力をON−OFF
することが出来る。
つて来て上述と同様の操作を行なつたならば、そ
れまでの演算結果が全て“０”又は“１”となる
ことから、運転中に容易に指定出力をON−OFF
することが出来る。
また本操作終了時点では、書き替えたオペレー
シヨンコードを、一担退避したもとのオペレーシ
ヨンコードに戻す処理を行なうことができる。
シヨンコードを、一担退避したもとのオペレーシ
ヨンコードに戻す処理を行なうことができる。
以上説明した様に、本発明によれば、演算の途
中結果を強制的に“１”又は“０”に設定するこ
とにより、等価的にシーケンスの所定の位置まで
の接点を全て閉又は断とすることができる。これ
によつて、運転中にシーケンスの１部分をマニユ
アル操作で模擬的又は強制的に動かして、動作状
態を確認することが可能となる。また、シーケン
ス制御装置を外部機器と組み合わせることによ
り、デバツグする際の効率が一層向上する。
中結果を強制的に“１”又は“０”に設定するこ
とにより、等価的にシーケンスの所定の位置まで
の接点を全て閉又は断とすることができる。これ
によつて、運転中にシーケンスの１部分をマニユ
アル操作で模擬的又は強制的に動かして、動作状
態を確認することが可能となる。また、シーケン
ス制御装置を外部機器と組み合わせることによ
り、デバツグする際の効率が一層向上する。
第１図は従来のシーケンス制御装置及びシーケ
ンス作成・デバツグ装置の構成を示す図、第２図
は従来の強制入力操作手順を示すフローチヤート
図、第３図は強制入力時のモニタ例を示す図、第
４図は本発明の一実施例によるシーケンス制御装
置及びシーケンス作成・デバツグ装置の構成を示
す図、第５図は本発明の一実施例の動作を説明す
るための操作手順を示すフローチヤート図、第６
図はモニタ例を示す図、第７図及び第８図はシー
ケンスの機能図である。 １はシーケンス制御装置、２はシーケンス作
成・デバツグ装置、１４は操作部、２１はアドレ
ス変換部、２２はオペレーシヨンコード発生部。
ンス作成・デバツグ装置の構成を示す図、第２図
は従来の強制入力操作手順を示すフローチヤート
図、第３図は強制入力時のモニタ例を示す図、第
４図は本発明の一実施例によるシーケンス制御装
置及びシーケンス作成・デバツグ装置の構成を示
す図、第５図は本発明の一実施例の動作を説明す
るための操作手順を示すフローチヤート図、第６
図はモニタ例を示す図、第７図及び第８図はシー
ケンスの機能図である。 １はシーケンス制御装置、２はシーケンス作
成・デバツグ装置、１４は操作部、２１はアドレ
ス変換部、２２はオペレーシヨンコード発生部。
Claims (1)
- １ シーケンスを表示する表示部と、上記表示部
で表示されたシーケンスのカーソルで指定された
位置をシーケンス制御装置内のプログラム記億部
に記憶されているシーケンスプログラム上のアド
レスに変換するように構成されたアドレス変換部
と、上記シーケンス制御装置の演算部を構成し演
算の途中結果を記憶するアキユームレータの内容
を強制的に“１”または“０”にするためのオペ
レーシヨンコードを発生するように構成されたコ
ード発生手段を有し、上記アドレス変換部によつ
て指定されたアドレスにあるシーケンスプログラ
ムのコードを、上記コード発生手段からのオペレ
ーシヨンコードに置換するように構成されたこと
を特徴とするシーケンスデバツグ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57181304A JPS5971517A (ja) | 1982-10-18 | 1982-10-18 | シ−ケンスデバツグ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57181304A JPS5971517A (ja) | 1982-10-18 | 1982-10-18 | シ−ケンスデバツグ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5971517A JPS5971517A (ja) | 1984-04-23 |
| JPH046963B2 true JPH046963B2 (ja) | 1992-02-07 |
Family
ID=16098330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57181304A Granted JPS5971517A (ja) | 1982-10-18 | 1982-10-18 | シ−ケンスデバツグ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5971517A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6334604A (ja) * | 1986-07-29 | 1988-02-15 | Sharp Corp | プログラマブルコントロ−ラ |
-
1982
- 1982-10-18 JP JP57181304A patent/JPS5971517A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5971517A (ja) | 1984-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2197506A (en) | Providing and handling break points in a software monitor | |
| JPH046963B2 (ja) | ||
| CN111781852A (zh) | 数字模拟断路器控制逻辑与状态信号的集成建模方法 | |
| JPS58178408A (ja) | 模擬実行機能を備えたプログラマブル・コントロ−ラ | |
| JPS6310456B2 (ja) | ||
| JP3182287B2 (ja) | マイクロプロセッサ | |
| JPS5946002B2 (ja) | シ−ケンス制御装置における停電時および復電時の処理方式 | |
| JPS6158052A (ja) | マイクロコンピユ−タプログラム簡易デバツグ装置 | |
| JPS6041102A (ja) | シ−ケンス制御装置 | |
| JPH0561717A (ja) | プログラムデバツグ装置 | |
| JP3111355B2 (ja) | 計算機システム | |
| KR0126106B1 (ko) | 퍼지연산장치 | |
| SU469972A1 (ru) | Система обработки данных | |
| JPS5878207A (ja) | プログラマブル・コントロ−ラ | |
| JP2701774B2 (ja) | エミュレーション装置 | |
| JPH03105504A (ja) | プログラマブルコントローラ | |
| JP2006172004A (ja) | デバッグ支援装置およびインサーキットエミュレータ | |
| JPS59140515A (ja) | ロボツトの制御装置 | |
| JPS63106840A (ja) | デ−タ処理装置 | |
| JPS5899805A (ja) | プログラマブル・コントロ−ラの図示式モニタ表示方式 | |
| JPS62109137A (ja) | デ−タ処理システム | |
| JPH034338A (ja) | 情報処理装置のデバッグ方式 | |
| JPS61269703A (ja) | プログラマブル・コントロ−ラ | |
| JPS5878233A (ja) | マイクロプログラム制御装置 | |
| JPS63241602A (ja) | シ−ケンス制御装置 |