JPH0470208A - ノイズ除去回路 - Google Patents
ノイズ除去回路Info
- Publication number
- JPH0470208A JPH0470208A JP2186314A JP18631490A JPH0470208A JP H0470208 A JPH0470208 A JP H0470208A JP 2186314 A JP2186314 A JP 2186314A JP 18631490 A JP18631490 A JP 18631490A JP H0470208 A JPH0470208 A JP H0470208A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- input
- output
- clock
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はノイズを除去する論理回路で形成されたノイ
ズ除去回路に関するものである。
ズ除去回路に関するものである。
第３図は従来のノイズ除去回路の回路図で、図において
、（１）〜（３）はＤフリップフロップ、（４）、（５
）はＤフリップフロップ（１）〜（３）のＱ、ＱＣ出力
かそれぞれ人力されるＡＮＤゲート、（６）はＡＮＤゲ
ート（４）。
、（１）〜（３）はＤフリップフロップ、（４）、（５
）はＤフリップフロップ（１）〜（３）のＱ、ＱＣ出力
かそれぞれ人力されるＡＮＤゲート、（６）はＡＮＤゲ
ート（４）。
（５）の出力がそれぞれＪ、に人力に人力されるＪ−に
フリップフロップで、入力端子Ａはデータ人力、入力端
子Ｂはクロック入力である。第４図は第３図の回路の動
作タイミング波形図である。
フリップフロップで、入力端子Ａはデータ人力、入力端
子Ｂはクロック入力である。第４図は第３図の回路の動
作タイミング波形図である。
次に動作について説明する。入力端子Ａに入力された信
号（７）か入力端子Ｂに入力されるクロック信号によっ
て、Ｄフリップフロップ（１）〜（３）をシフトして行
く。
号（７）か入力端子Ｂに入力されるクロック信号によっ
て、Ｄフリップフロップ（１）〜（３）をシフトして行
く。
例えば、Ｄフリップフロップが図示の如く３段の場合、
入力端子Ｂに人力されるクロックが３回人力する間に、
入力信号Ｂが変化しなければ各Ｄフリップフロップの出
力が一致し、３人力ＡＮＤゲート（４）、（５）の出力
か変化する。
入力端子Ｂに人力されるクロックが３回人力する間に、
入力信号Ｂが変化しなければ各Ｄフリップフロップの出
力が一致し、３人力ＡＮＤゲート（４）、（５）の出力
か変化する。
その変化はＪ−にフリップフロップ（６）に伝えられ、
次のクロックによって出力端子Ｙに出力される（８）。
次のクロックによって出力端子Ｙに出力される（８）。
この時クロックか３回人力されるまでに信号が変化すれ
ば、Ｄフリップフロップ（１）〜（３）の出力は一致せ
ず、Ｊ−にフリップフロップ（６）の出力は変化しない
。
ば、Ｄフリップフロップ（１）〜（３）の出力は一致せ
ず、Ｊ−にフリップフロップ（６）の出力は変化しない
。
従って、入力端子Ｂに人力されるクロックの周期幅をＴ
、Ｄフリップフロップの段数をｎとすると、ＴＸｎ未満
の周期幅の波形は通過させない。
、Ｄフリップフロップの段数をｎとすると、ＴＸｎ未満
の周期幅の波形は通過させない。
またｎ、Ｔの値を変更することにより、通過させる波形
の周期幅を容易に変更することかできる。
の周期幅を容易に変更することかできる。
従来のノイズ除去回路は以上のように構成されていたの
で、Ｄフリップフロップに入力される入力信号はクロッ
クの立ち上がりエッ、ジ（９）によってラッチされる。
で、Ｄフリップフロップに入力される入力信号はクロッ
クの立ち上がりエッ、ジ（９）によってラッチされる。
その為、波形（１０）のようにクロックＢの立ち上がり
時以外に信号か変化しても、これを検知できず波形（１
１）のように出力してしまうという問題点があった。
時以外に信号か変化しても、これを検知できず波形（１
１）のように出力してしまうという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、信号がＴＸｎ未満の間、１度でも変化すれば
その信号を通さなくするノイズ除去を得ることを目的と
する。
たもので、信号がＴＸｎ未満の間、１度でも変化すれば
その信号を通さなくするノイズ除去を得ることを目的と
する。
この発明に係るノイズ除去回路は、ノイズ除去回路の入
力端子Ａに人力される入力信号の変化をカウンタを使っ
てエツジを検出するエツジ検出回路を設けたものである
。
力端子Ａに人力される入力信号の変化をカウンタを使っ
てエツジを検出するエツジ検出回路を設けたものである
。
この発明におけるノイズ除去回路は、入力信号Ａか変化
してからクロック人力Ｂか１回入力される間に入力信号
Ａが変化すればエツジ検出回路か検知し、その入力信号
Ａの波形は出力Ｙから出力されない。
してからクロック人力Ｂか１回入力される間に入力信号
Ａが変化すればエツジ検出回路か検知し、その入力信号
Ａの波形は出力Ｙから出力されない。
以下、この発明の一実施例を図について説明する。
第１図はこの発明の一実施例であるノイズ検出回路の回
路図で、図ではＤフリップフロップの段数ｎを３段とし
た場合を示す。図において、（１３）は入力信号Ａの立
ち上がりエツジ検出回路、（１４）は入力信号Ａの立ち
下がり検出回路、（１５）は立ち上かりエツジ検出回路
（１３）かエツジを検出するとＡＮＤケート（４）の出
力をコントロールするＡＮＤケート、（１６）は立ち下
がりエツジ検出回路（１４）がエツジを検出すると、Ａ
ＮＤケート（５）の出力をコントロールするＡＮＤゲー
トで、ＡＮＤケート（１５）、 （＋６）はそれぞれ
Ｊ−にフリップフロップ（６）の１人力、Ｋ人力に入力
されている。
路図で、図ではＤフリップフロップの段数ｎを３段とし
た場合を示す。図において、（１３）は入力信号Ａの立
ち上がりエツジ検出回路、（１４）は入力信号Ａの立ち
下がり検出回路、（１５）は立ち上かりエツジ検出回路
（１３）かエツジを検出するとＡＮＤケート（４）の出
力をコントロールするＡＮＤケート、（１６）は立ち下
がりエツジ検出回路（１４）がエツジを検出すると、Ａ
ＮＤケート（５）の出力をコントロールするＡＮＤゲー
トで、ＡＮＤケート（１５）、 （＋６）はそれぞれ
Ｊ−にフリップフロップ（６）の１人力、Ｋ人力に入力
されている。
第２図は第１図の回路のタイミング波形図である。
次に動作について説明する。入力端子Ａに入力される入
力信号が第２図（７）のように「Ｌ」状態（低電位状態
）からｒ）［Ｊ状態（高電位状態）に変化し、その変化
は入力端子Ｂに入力されるクロック信号によって、Ｄフ
リップフロップ（１）〜（３）を順にシフトして行く。
力信号が第２図（７）のように「Ｌ」状態（低電位状態
）からｒ）［Ｊ状態（高電位状態）に変化し、その変化
は入力端子Ｂに入力されるクロック信号によって、Ｄフ
リップフロップ（１）〜（３）を順にシフトして行く。
クロック信号が３回人力する間に、入力端子Ａに入力さ
れている信号が変化しなければＤフリップフロップ（１
）〜（３）のＱ出力が「Ｈ」状態に揃い、３人力ＡＮＤ
ケート（４）の出力が「Ｈ」状態に変化する。その変化
はＡＮＤゲート（１５）を経てＪ−にフッツブフロップ
（６）の１人力に入力される。その時のフリップフロッ
プ（１）〜（３）のＱＣ出力は「Ｌ」状態であるので、
Ｊ−にフリップフロップ（６）のに人力に「Ｈ」状態か
人力され、次のクロックによって、出方端子ＹからｆＪ
状態が出力される（第２図（８）参照）。
れている信号が変化しなければＤフリップフロップ（１
）〜（３）のＱ出力が「Ｈ」状態に揃い、３人力ＡＮＤ
ケート（４）の出力が「Ｈ」状態に変化する。その変化
はＡＮＤゲート（１５）を経てＪ−にフッツブフロップ
（６）の１人力に入力される。その時のフリップフロッ
プ（１）〜（３）のＱＣ出力は「Ｌ」状態であるので、
Ｊ−にフリップフロップ（６）のに人力に「Ｈ」状態か
人力され、次のクロックによって、出方端子ＹからｆＪ
状態が出力される（第２図（８）参照）。
この時、入力端子Ｂに人力されているクロックが３回人
力されるまでに、入力端子Ａに人力されている信号か「
Ｌ」状態に変化し、その「Ｌ」状態をＤフリップフロッ
プ（１）かラッチすれば、Ｄフリップフロップ（１）〜
（３）の出力か一致せず、ＡＮＤケート（４）（５）の
出力も変化しないので、Ｊ−にフリップフロップ（６）
の出力も変化しない。
力されるまでに、入力端子Ａに人力されている信号か「
Ｌ」状態に変化し、その「Ｌ」状態をＤフリップフロッ
プ（１）かラッチすれば、Ｄフリップフロップ（１）〜
（３）の出力か一致せず、ＡＮＤケート（４）（５）の
出力も変化しないので、Ｊ−にフリップフロップ（６）
の出力も変化しない。
また、第２図（１０）のように入力端子Ｂに入力されて
いるクロックによって、検出されないデータの変化もデ
ータの変化のエツジをカウントするカウンタと、Ｄフリ
ップフロップを備えた立ち上かりエツジ検出回路（１３
）によって検出されると、ＡＮＤケート（１５）によフ
てＡＮＤゲート（１４）の出力をＪ−にフリップフロッ
プ（６）に伝えなくする。従って、入力端子Ａに入力さ
れる波形第２図（１０）は、出力端子Ｙからは第２図（
１２）のように出力されない。
いるクロックによって、検出されないデータの変化もデ
ータの変化のエツジをカウントするカウンタと、Ｄフリ
ップフロップを備えた立ち上かりエツジ検出回路（１３
）によって検出されると、ＡＮＤケート（１５）によフ
てＡＮＤゲート（１４）の出力をＪ−にフリップフロッ
プ（６）に伝えなくする。従って、入力端子Ａに入力さ
れる波形第２図（１０）は、出力端子Ｙからは第２図（
１２）のように出力されない。
また、入力端子Ａに人力されるデータか「Ｌ」状態の時
、Ｄフリップフロップ（１）〜（３）は「Ｌ」状態をク
ロックによって順次ラッチすると、Ｄフリップフロップ
（１）〜（３）のＱＣ出力がｒ）（Ｊ状態に揃い３人力
ＡＮＤゲート（５）の出力が「Ｈ」状態に変化する。そ
の変化はＡＮＤゲート（１６）を経て、Ｊ−にフリップ
フロップ（６）のに入力に人力される。その時のＤフリ
ップフロップ（１）〜（３）のＱ出力は「Ｈ」状態であ
るので、Ｊ−にフリップフロップ（６）の５人力には「
Ｌ」状態が入力され、次のクロックによって出力端子Ｙ
から「Ｌ」状態が出力される。
、Ｄフリップフロップ（１）〜（３）は「Ｌ」状態をク
ロックによって順次ラッチすると、Ｄフリップフロップ
（１）〜（３）のＱＣ出力がｒ）（Ｊ状態に揃い３人力
ＡＮＤゲート（５）の出力が「Ｈ」状態に変化する。そ
の変化はＡＮＤゲート（１６）を経て、Ｊ−にフリップ
フロップ（６）のに入力に人力される。その時のＤフリ
ップフロップ（１）〜（３）のＱ出力は「Ｈ」状態であ
るので、Ｊ−にフリップフロップ（６）の５人力には「
Ｌ」状態が入力され、次のクロックによって出力端子Ｙ
から「Ｌ」状態が出力される。
なお、上記実施例ではＤフリップフロップを３段接続し
た場合を示したが、Ｄフリップフロップの段数の如何に
かかわらずエツジ検出回路（＋３） （１４）を設け
ることができる。
た場合を示したが、Ｄフリップフロップの段数の如何に
かかわらずエツジ検出回路（＋３） （１４）を設け
ることができる。
以上のようにこの発明によれば、ノイズ除去回路にエツ
ジ検出回路を設けたので、従来のノイズ除去回路で除去
できなかったクロック信号の立ち上がり時にラッチでき
ないノイズも除去することができる効果かある。
ジ検出回路を設けたので、従来のノイズ除去回路で除去
できなかったクロック信号の立ち上がり時にラッチでき
ないノイズも除去することができる効果かある。
第１図はこの発明の一実施例であるノイズ除去回路の回
路図、第２図は第１図の回路の動作を示す波形図、第３
図は従来のノイズ除去回路の回路図、第４図は第３図の
回路の動作を示す波形図である。図において、（１）〜
（３）はＤフリップフロップ、（４） （５） （
＋５） （１６）はＡＮＤゲート、（６）はＪ−にフ
リップフロップ、（１３）は立ち上がりエツジ検出回路
、（１４）は立ち下がりエツジ検出回路を示す。 なお、図中、同一符号は同一、又は相当部分を示す。
代理人 大 岩 増 雄第１図 第２図 ＋Ｑ ｒ−一一一一−−−− ＋２ １６：ＡＮＤγ−と
路図、第２図は第１図の回路の動作を示す波形図、第３
図は従来のノイズ除去回路の回路図、第４図は第３図の
回路の動作を示す波形図である。図において、（１）〜
（３）はＤフリップフロップ、（４） （５） （
＋５） （１６）はＡＮＤゲート、（６）はＪ−にフ
リップフロップ、（１３）は立ち上がりエツジ検出回路
、（１４）は立ち下がりエツジ検出回路を示す。 なお、図中、同一符号は同一、又は相当部分を示す。
代理人 大 岩 増 雄第１図 第２図 ＋Ｑ ｒ−一一一一−−−− ＋２ １６：ＡＮＤγ−と
Claims (1)
- 【特許請求の範囲】 ｎ段のＤフリップフロップで構成されたシフトレジスタ
と１段のＪ−Ｋフリップフロップで構成されたノイズ除
去回路において、カウンタとＤフリップフロップで構成
されたエッジ検出回路と、このエッジ検出回路の出力信
号とシフトレジスタの出力信号を入力信号とし、出力信
号を前記Ｊ−Ｋフリップフロップの入力信号とした ＡＮＤゲートを備えたことを特徴とするノイズ除去回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2186314A JPH0470208A (ja) | 1990-07-11 | 1990-07-11 | ノイズ除去回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2186314A JPH0470208A (ja) | 1990-07-11 | 1990-07-11 | ノイズ除去回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0470208A true JPH0470208A (ja) | 1992-03-05 |
Family
ID=16186166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2186314A Pending JPH0470208A (ja) | 1990-07-11 | 1990-07-11 | ノイズ除去回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0470208A (ja) |
-
1990
- 1990-07-11 JP JP2186314A patent/JPH0470208A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62245814A (ja) | パルス回路 | |
| US4669098A (en) | Increased resolution counting circuit | |
| JPH0470208A (ja) | ノイズ除去回路 | |
| JP2591210B2 (ja) | 信号検出回路 | |
| JPH0429248B2 (ja) | ||
| JPH02181518A (ja) | リングカウンタ回路 | |
| JP2984429B2 (ja) | 半導体集積回路 | |
| KR930005653B1 (ko) | 클럭 가변회로 | |
| JP2638337B2 (ja) | エラーカウンタ回路 | |
| JP3586578B2 (ja) | エッジ検出回路 | |
| JPH0993099A (ja) | エッジ検出回路 | |
| JPS57124928A (en) | Edge detection circuit | |
| JPH0993097A (ja) | ノイズ除去回路装置 | |
| JPS6359212A (ja) | ラツチ回路 | |
| JPS63166313A (ja) | 同期式エツジ検出回路 | |
| JP2602404Y2 (ja) | カウンタ回路 | |
| KR930004087B1 (ko) | 디지탈 신호 천이 검출회로 | |
| JP2606458Y2 (ja) | 信号レベル監視回路 | |
| JPS62232016A (ja) | クロツク断検出回路 | |
| JPH0145670B2 (ja) | ||
| JPS6361963A (ja) | 遅延時間測定回路 | |
| JPH0322610A (ja) | 同期パルス発生回路 | |
| JPS6187426A (ja) | フリツプフロツプ | |
| JPH0744417A (ja) | マイクロコンピュータのテスト回路 | |
| JPH0529925A (ja) | １１分周回路 |