JPS62232016A - クロツク断検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は受信クロックのクロック断検出回路に関するも
のである。

〔従来の技術〕

従来のクロック断検出回路の一例を第３図に示し説明す
ると、この第３図はマルチバイブレータを使用したブロ
ック図を示すものである。

図において、１１はマルチバイブレータで、このマルチ
バイブレータ１１の被診断クロックパルス入力端子１４
に単発のトリガ入力が加えられると、出力端子１５に得
られる出力は”Ｌ”から”Ｈ′または”Ｈ”から”Ｌ”
に変化し、外付けの抵抗１２およびコンデンサ１３の値
によって決定されるある一定時間（を時間）その状態を
保持し、を時間経過後は出力端子１５に得られる出力は
再びＨ″から”Ｌ”または”Ｌ″から“Ｈ’になシ安定
するが。

を時間経過する前に再び被診断クロックパルス入力端子
１４にトリガ入力が加えられると、その状態を保持して
いる。

したがって、１周期がｔ時間よυも短いトリガ入力が加
え続けられている間には、出力が“Ｈ″または”Ｌ”に
保持されているが、を時間以上トリガ入力がない場合に
は、“Ｌ”または“Ｈ″に変化し、クロック断を識別す
ることができる。

なお、１５は所要の電圧Ｖが供給される端子である。

〔発明が解決しようとする問題点〕

上述した従来のクロック断検出回路では、被診断クロッ
クパルスの周期に合わせてｔ時間を設定するための外付
けの抵抗およびコンデンサが必要であり、このクロック
断検出回路をＬＳＩの一部に埋め込むのが困難になると
いう問題点があった。

〔問題点を解決するための手段〕

本発明によるクロック断検出回路は、外部から与えられ
るリセットパルスによシリセットされそのリセットパル
スがないときは被診断クロックツくルスによりカウント
アツプするカウンタと、このカウンタがリセットされる
直前のカウンタ出力値をラッテするラッチ回路と、この
ラッチ回路の出力値と外部から与えられる所定値との差
がある所定の範囲内にあることを判定しその判定結果を
出力する手段とを備えてなるようにしたものである。

〔作用〕

本発明においては、リセットパルスの周期は被診断クロ
ックパルスの周期よシ長いものを与え。

カウンタはこのリセットパルスによりリセットされ、次
のリセットパルスが発生するまでの期間被診断クロツク
パルスによυカウントアツプされ。

ラッチ回路ではリセットパルスの立ち上シにおいてデー
タをラッチする。そして１判定回路は減算回路の出力が
±ｍ（ｍは正の整数）の範囲内にある場合は”クロック
正常”を出力し、その範囲外の場合には”クロック異常
”を出力する。

〔実施例〕

以下１図面に基づき本発明の実施例を詳細に説明する。

第１図は本発明によるクロックパルス断検出回路の一実
施例を示すブロック図である。

図において、１は被診断クロックパルスが印加される入
力端子（以下、クロックパルス入力端子と呼称する）、
２は外部からリセットパルスが供給される入力端子（以
下、リセットパルス入力端子と呼称する）、３！・・・
・・３ｎは外部設定端子、４は判定回路の出力が得られ
る出力端子である。

５（ハそのクロック入力端ＣＫがクロックパルス入力端
子１に接続されリセット入力端ＲＴがりセットパルス入
力端子２に接続され、このリセット入力端ＲＴに外部か
ら与えられリセットパルスによりリセットされそのリセ
ットパルスがないときはクロック入力端ＣＫに与えられ
る被診断クロックパルスによυカウントアツプするカウ
ンタ、６はこのカウンタ５の出力ＱＯ・・・・・ｑｎ−
Ｈをデータ入力としクロック入力端ＣＫがリセットパル
ス入力端子２に接続され、上記カウンタ５がリセットさ
れる直前のカウンタ出力値をラッチするラッチ回路であ
る。

７はその一方の入力端にはラッチ回路６の出力が入力さ
れ、他方の入力端には外部設定端子３１〜３ｎが接続さ
れ、ラッチ回路６の出力値と外部設定端子３１〜３ｎに
外部から与えられるある一定値との差を得る減算回路、
８はこの減算回路７の出力を入力とし出力を出力端子４
に送出する判定回路で、これらはラッチ回路６の出力値
と外部から与えられる所定値との差がある所定の範囲内
におることを判定しその判定結果を出力する手段を構成
している。

つぎにこの第１図に示す実施例の動作を第２図を参照し
て説明する。

この第２図はリセットパルスと被診断クロックパルスの
関係の一例を示す波形図で、（ａ）はリセットパルスを
示したものでちり、（１））は被診断クロックパルスを
示したものである。そして、Ａ、Ｂ。

Ｃはそれぞれ時点を示す。

まず、リセットパルスの周期は被診断クロックパルスの
周期よシ長いものを与える。そして、カウンタ５はリセ
ットパルス入力端子２からのリセットパルスによりリセ
ットされ１次のリセットパルスが発生するまでの期間、
クロックパルス入力端子１からの被診断クロックパルス
によりカウントアンプされる。

第２図に示す例においては、時点Ａから時点Ｂの間、時
点Ｂから時点Ｃの間に、カウンタ５は“４”までカウン
トアンプされる。そして、ラッチ回路６ではリセットパ
ルスの立ち上シにおいてデータをラッチするため、この
場合、データ″４″をラッチすることになる。

つぎに、判定回路８は減算回路７の出力が十ｍ（ｍは正
の整数）の範囲内にある場合には出力端子４に゛クロッ
ク正常”を出力し、その範囲外の場合には出力端子４に
”クロック異常”を出力する。

したがって、第１図において１判定回路８のパラメータ
ｍはｍ＝１で、外部設定端子３１・・・・・３ｎにデー
タ”４″を設定し、第２図（ａ）　、　（ｂ）Ｋ示すリ
セットパルスおよび被診断クロックパルスを加えた場合
には、減算回路７の出力は′Ｏ”となシ。

出力端子４には”クロック正常”が出力され、被診断ク
ロックパルスが断になった場合には、減算回路７の出力
は”＋４ｎまたは“〜４”とな９、出力端子４には”ク
ロック異常”が出力される。

そして、判定回路８のパラメータｍは、被診断クロック
パルスの許容される周波数変動によって選定でき、この
周波数変動がリセットパルスの周期に対して無視できる
場合にはｌｍ＝１とすればよい。

このように、本発明によるクロック断検出回路は、すべ
て論理素子によって構成でき、ＬＳＩ化が可能になる。

ただし、従来の回路に比べて、周期的なリセットパルス
入力が必要となるが、これは、本発明によるクロック断
検出回路を使用するシステムにおいて、容易に得られる
場合には問題とはならない。

〔発明の効果〕

以上説明したように、本発明によれば、クロック断検出
回路をすべて論理素子によって構成することができ、Ｌ
ＳＩ化が可能になるので、実用上の効果は極めて犬であ
る。

【図面の簡単な説明】

第１図は本発明によるクロック断検出回路の一実施例を
示すブロック図、第２図は第１図の動作説明に供するリ
セットパルスおよび被診断クロックパルスの関係の一例
を示す波形図、第３図は従来のクロック断検出回路の一
例を示すブロック図である。 １・・・・被診断クロックパルス入力端子、２・・・・
リセットパルス入力端子、３１・・・・３ｎ・・・・外
部設定端子、４・・・・出力端子、５・・・・カウンタ
、６・・・・ラッチ回路、１゜・・・減算回路、８・・
・・判定回路。

Claims (1)

【特許請求の範囲】
1. 外部から与えられるリセットパルスによりリセットされ
   そのリセットパルスがないときは被診断クロックパルス
   によりカウントアップするカウンタと、このカウンタが
   リセットされる直前のカウンタ出力値をラッチするラッ
   チ回路と、このラッチ回路の出力値と外部から与えられ
   る所定値との差がある所定の範囲内にあることを判定し
   その判定結果を出力する手段とを備えてなることを特徴
   とするクロック断検出回路。