JPH0472736A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0472736A JPH0472736A JP18619790A JP18619790A JPH0472736A JP H0472736 A JPH0472736 A JP H0472736A JP 18619790 A JP18619790 A JP 18619790A JP 18619790 A JP18619790 A JP 18619790A JP H0472736 A JPH0472736 A JP H0472736A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- vacuum
- inert gas
- irradiated
- electron beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は電力用半導体のライフタイム制御にｏｆｆ
Ｔｈｙｒｉｓｔｏｒ ） 、 ＳＩ Ｔｈ （５Ｌａｔ
ｉｓｔｉａ ＩａｄｕａｔｉｏｎＴｈｙｒｉｓｔｏｒ
） 、 ＩＧＢＴ （Ｉｎ５ｕｌａｔ＠ｄ Ｇａｔｅ
ＢｉｐｏｌａｔＴｒａｎｓｉａＬｏｒ ）等各種の動作
原理に基づいた素子が開発されている。これらはいずｎ
も少数キャリアを導入するためスイッチング速度を向上
させる為にはライフタイム制御を行なう必要がある。ラ
イフタ、イムを制御する為には、金、白金等の重金属を
素子内に拡散させる方法、電子線、ｒｄＡｓ中性子線等
の透過力の大きい放熱線を照射する方法、プロトン・ヘ
リウム等、のイオンを照射する方法が知られている。こ
ｎらのうち、再現性、均一性に優れ、製造が比較的簡便
なことから電子線、γ線を照射することによるライフタ
・イム制御が多く行なわれている。
Ｔｈｙｒｉｓｔｏｒ ） 、 ＳＩ Ｔｈ （５Ｌａｔ
ｉｓｔｉａ ＩａｄｕａｔｉｏｎＴｈｙｒｉｓｔｏｒ
） 、 ＩＧＢＴ （Ｉｎ５ｕｌａｔ＠ｄ Ｇａｔｅ
ＢｉｐｏｌａｔＴｒａｎｓｉａＬｏｒ ）等各種の動作
原理に基づいた素子が開発されている。これらはいずｎ
も少数キャリアを導入するためスイッチング速度を向上
させる為にはライフタイム制御を行なう必要がある。ラ
イフタ、イムを制御する為には、金、白金等の重金属を
素子内に拡散させる方法、電子線、ｒｄＡｓ中性子線等
の透過力の大きい放熱線を照射する方法、プロトン・ヘ
リウム等、のイオンを照射する方法が知られている。こ
ｎらのうち、再現性、均一性に優れ、製造が比較的簡便
なことから電子線、γ線を照射することによるライフタ
・イム制御が多く行なわれている。
第４図に従来の電子線照射によるＩＧＢＴのライフタイ
ム制御を行う場合の断面模式図を示す。このものは、Ｐ
“コレクタ層（１）の−主面にはＮ−エピタキシャル層
（匂が形成さｎている。Ｎ−エピタキシャル層（２）の
表面の一部領域にはＰ形不純物を選択的に拡散すること
によりＮ＋エミフタ領域（４）が形成さｎている。Ｎ−
エピタキシャル層（２）の表面とＮ＋エミフタ領域（４
）の表面とで挾ｔｎたＰウェル領域（３）の表面上には
ゲート絶縁膜（５）が形成さｎｌこのゲート絶縁膜（６
）は隣接するＩＧＢＴセル間で一体となるようにＮ−エ
ピタキシャル層（２）の表面上にも形成さｎている。ゲ
ート絶縁膜（５）上には、例えばポリシリコンから成る
ゲート電極（６）が形成され、また、Ｐウェル領域（３
）及びＮ工くツタ領域（４）の両方に（気的に接続する
ように、例えばアルミニウムなどの金属のエミッタ重重
（７）が形成さｎている。なお、ゲート重重（６）及び
エミッタｔ Ｊ！ （７）は絶縁膜（的を介した多層構
造とすることにより全ＩＧＢＴセルに対してそｎぞれ共
通に電気的につながった構造となっている。Ｐコレクタ
層（１）の他主面には金属のコレクタ電Ｉｆ （１）が
全ｆＧＢＴセルに対し一体となるよう形成さｎている。
ム制御を行う場合の断面模式図を示す。このものは、Ｐ
“コレクタ層（１）の−主面にはＮ−エピタキシャル層
（匂が形成さｎている。Ｎ−エピタキシャル層（２）の
表面の一部領域にはＰ形不純物を選択的に拡散すること
によりＮ＋エミフタ領域（４）が形成さｎている。Ｎ−
エピタキシャル層（２）の表面とＮ＋エミフタ領域（４
）の表面とで挾ｔｎたＰウェル領域（３）の表面上には
ゲート絶縁膜（５）が形成さｎｌこのゲート絶縁膜（６
）は隣接するＩＧＢＴセル間で一体となるようにＮ−エ
ピタキシャル層（２）の表面上にも形成さｎている。ゲ
ート絶縁膜（５）上には、例えばポリシリコンから成る
ゲート電極（６）が形成され、また、Ｐウェル領域（３
）及びＮ工くツタ領域（４）の両方に（気的に接続する
ように、例えばアルミニウムなどの金属のエミッタ重重
（７）が形成さｎている。なお、ゲート重重（６）及び
エミッタｔ Ｊ！ （７）は絶縁膜（的を介した多層構
造とすることにより全ＩＧＢＴセルに対してそｎぞれ共
通に電気的につながった構造となっている。Ｐコレクタ
層（１）の他主面には金属のコレクタ電Ｉｆ （１）が
全ｆＧＢＴセルに対し一体となるよう形成さｎている。
次に動作について説明する。Ｎ−エピタキシャル層（２
）とＮ工ζツタ領域（４）とで挾ｔｆ′したＰウェル領
域（３）の表面近傍は、ｎチャンネルのＭＯ５構造にな
っており、ゲート端子Ｇを通じてゲート電極（６）に正
電圧を印加することによりゲート電［（６）の直下のＰ
ウェル領域（３）の表面近傍に形成さしたチャネルを通
じて、電子がＮ＋エミッタ領域（４）よりＮ−エピタキ
シャル層（２）へと流れる。図中、■。はこのようにし
て流れる電子電流を示す。一方、Ｐ コレクタ層ωから
は少数キャリアである正孔がＮ″″″エピタキシヤル層
）に注入さｎｌその一部は上記電子と再結合して消滅し
、残りは図中の正孔電流１ｈ としてＰウェル領域（
３）を流ｎる。このようにＩＧＢＴは基本的にバイポー
ラ動作をし、Ｎエピタキシャル層（２）では電導度変調
の効果から移導度が増大することにより、従来のパワー
ＭＯ５に比べて、低いオン電圧、大きい電流容量を実現
できる利点がある。しかし反面、ターンオフ時には正孔
電流Ｉｈの減少がｇ□５ＦＩＴ等に比べて時間的にゆっ
くりしているため動作周波数を上げられない嫌いがある
。
）とＮ工ζツタ領域（４）とで挾ｔｆ′したＰウェル領
域（３）の表面近傍は、ｎチャンネルのＭＯ５構造にな
っており、ゲート端子Ｇを通じてゲート電極（６）に正
電圧を印加することによりゲート電［（６）の直下のＰ
ウェル領域（３）の表面近傍に形成さしたチャネルを通
じて、電子がＮ＋エミッタ領域（４）よりＮ−エピタキ
シャル層（２）へと流れる。図中、■。はこのようにし
て流れる電子電流を示す。一方、Ｐ コレクタ層ωから
は少数キャリアである正孔がＮ″″″エピタキシヤル層
）に注入さｎｌその一部は上記電子と再結合して消滅し
、残りは図中の正孔電流１ｈ としてＰウェル領域（
３）を流ｎる。このようにＩＧＢＴは基本的にバイポー
ラ動作をし、Ｎエピタキシャル層（２）では電導度変調
の効果から移導度が増大することにより、従来のパワー
ＭＯ５に比べて、低いオン電圧、大きい電流容量を実現
できる利点がある。しかし反面、ターンオフ時には正孔
電流Ｉｈの減少がｇ□５ＦＩＴ等に比べて時間的にゆっ
くりしているため動作周波数を上げられない嫌いがある
。
こｎは内蔵ＰＮＰ ）ランジスタがオン状態のとき、そ
のベース領域となるＮ−エピタキシャル層（２）内には
電子と正孔とが充満しており、ＭＯＳ）ランジスタをオ
フさせて、Ｎ″″″エピタキシヤル層）への電子の注入
を遮断しても、正孔はその移動度かつ小さいため、急に
は減少しないことに起因している。
のベース領域となるＮ−エピタキシャル層（２）内には
電子と正孔とが充満しており、ＭＯＳ）ランジスタをオ
フさせて、Ｎ″″″エピタキシヤル層）への電子の注入
を遮断しても、正孔はその移動度かつ小さいため、急に
は減少しないことに起因している。
このターンオフ時間を短縮させるためにはライムタイム
制御を行なうのが有効であることが知られている。その
方法として、いくつか提案さｎているが、多く用いらｎ
ているのは電子線を照射することによるものである。こ
こで、電子ＭＡ鱒は加速エネルギーＩＮｈＶ又はそｎ以
上である。この電子線類はＮ−エピタキシャル層（２）
内に格子欠陥を発生させるが、こｎは深いトラップ準位
としてキャリアに対する再結合中心となるため、ターン
オフ時にはキャリアを短時間内に消滅させることができ
る。高エネルギー電子縁は透過力が大きいため、外気−
が全くの大気であっても、被照射サンプル全体へ均一照
射を行なう上での支障は無く、更にサンプルの設置、回
収が簡便に行なえるという利点がある。
制御を行なうのが有効であることが知られている。その
方法として、いくつか提案さｎているが、多く用いらｎ
ているのは電子線を照射することによるものである。こ
こで、電子ＭＡ鱒は加速エネルギーＩＮｈＶ又はそｎ以
上である。この電子線類はＮ−エピタキシャル層（２）
内に格子欠陥を発生させるが、こｎは深いトラップ準位
としてキャリアに対する再結合中心となるため、ターン
オフ時にはキャリアを短時間内に消滅させることができ
る。高エネルギー電子縁は透過力が大きいため、外気−
が全くの大気であっても、被照射サンプル全体へ均一照
射を行なう上での支障は無く、更にサンプルの設置、回
収が簡便に行なえるという利点がある。
しかしながら、空気中で電子線又はＴ線を照射した際、
空気中の酸素分子と衝突して反応した結果生成さｎたオ
ゾン（０，）や活性酸素原子の被照射サンプルに与える
効果が、デバイス特性の劣化、あるいはライフタイム制
御を行なう上で、不安定になってしまうものである。
空気中の酸素分子と衝突して反応した結果生成さｎたオ
ゾン（０，）や活性酸素原子の被照射サンプルに与える
効果が、デバイス特性の劣化、あるいはライフタイム制
御を行なう上で、不安定になってしまうものである。
以下、こｎを具体的に説明する。
オゾンの化学的性質として強酸化力が知らｎており、酸
性下での還元電位は２．０７Ｖとフリーラジカルや原子
のような不安定物質を除くと弗素についで２番目に高く
、又アルカリ性下でも１．２４Ｖを示す。従って、金と
白金とを除いたすべての金属を酸化し、その他多くの元
素と反応する。
性下での還元電位は２．０７Ｖとフリーラジカルや原子
のような不安定物質を除くと弗素についで２番目に高く
、又アルカリ性下でも１．２４Ｖを示す。従って、金と
白金とを除いたすべての金属を酸化し、その他多くの元
素と反応する。
幅射場におけるオゾンの分解反応は種々のものが知らｎ
ており、例えば紫外光によっては０、＋ｂ、／ （λ＞
８ １０ ｎ、）−＋０（”Ｐ）十〇、 （’ Δ
ｇ）−（１）０３＋ｂν（λ＜８１０ ｎｍ ） →Ｑ
（Ｉ Ｄ ） ＋ ０２ （Δｇ） ・・・（２）の
反応が起こる。
ており、例えば紫外光によっては０、＋ｂ、／ （λ＞
８ １０ ｎ、）−＋０（”Ｐ）十〇、 （’ Δ
ｇ）−（１）０３＋ｂν（λ＜８１０ ｎｍ ） →Ｑ
（Ｉ Ｄ ） ＋ ０２ （Δｇ） ・・・（２）の
反応が起こる。
反応（１）では８重項の基底酸素原子と１重項の励起酸
素分子が生成し、反応（２）では１重項の励起状態酸素
原子と１重項の励起酸素分子が生成する。
素分子が生成し、反応（２）では１重項の励起状態酸素
原子と１重項の励起酸素分子が生成する。
電子線が介在する状態ではオゾンが生成する反応経路の
他に Ｑ２ ＋ｅｌｅａｔｒｏｎ ｓｎｓｒｇｙ →０ （”
Ｐ） ＋ＯＣＩＦ＞ ・・・（３）ＯＨ＋ ｓ
ｌ＊ｅｔｒ＊ｎ ＠ｎ＠ｒｇｙ −＊Ｏ（”Ｄ） ＋Ｏ
（”Ｐ ） −（４）ＯＢ ＋ ｅｌ＊ａｔｒｏｎ
＠ｎ＠ｒｇｙ→Ｏｊ＋ ・・・（６
）の反応が起ξる。
他に Ｑ２ ＋ｅｌｅａｔｒｏｎ ｓｎｓｒｇｙ →０ （”
Ｐ） ＋ＯＣＩＦ＞ ・・・（３）ＯＨ＋ ｓ
ｌ＊ｅｔｒ＊ｎ ＠ｎ＠ｒｇｙ −＊Ｏ（”Ｄ） ＋Ｏ
（”Ｐ ） −（４）ＯＢ ＋ ｅｌ＊ａｔｒｏｎ
＠ｎ＠ｒｇｙ→Ｏｊ＋ ・・・（６
）の反応が起ξる。
特に反応（５）はしきい値エネルギーがｌ ２ｅＶと高
（０２は化学的活性度が非常に高い。第４図番こ示した
ような高エネルギー電子線が存在する場合では支配的に
なると思わｎる。
（０２は化学的活性度が非常に高い。第４図番こ示した
ような高エネルギー電子線が存在する場合では支配的に
なると思わｎる。
このように副次的に発生した活性オゾン、活性酸素が５
ｉに与えろ影響を調べた結果を第５図に示す。予め７５
０人の酸化膜が形成さｎたＳｉ基板に、空気中テＩ Ｍ
ｅ Ｖ （７）電子線ヲＩ Ｘ ｌ ｇ１４〜Ｉ Ｘ
１０”ｍ／ ｒ４照射した後の変化をｐｏｓｉｔｒｏｎ
消滅性を用いて評価したものである。Ｐｏ５ｉｔｒｏ
ｎ消減法の詳細は、例えば、「月刊ｆＱＮＩ（Ｓ＝イオ
ンの科学と技術＝ １９８８年７月号」に記載さｎてい
る。ここでは、第５図の要点のみを説明する。
ｉに与えろ影響を調べた結果を第５図に示す。予め７５
０人の酸化膜が形成さｎたＳｉ基板に、空気中テＩ Ｍ
ｅ Ｖ （７）電子線ヲＩ Ｘ ｌ ｇ１４〜Ｉ Ｘ
１０”ｍ／ ｒ４照射した後の変化をｐｏｓｉｔｒｏｎ
消滅性を用いて評価したものである。Ｐｏ５ｉｔｒｏ
ｎ消減法の詳細は、例えば、「月刊ｆＱＮＩ（Ｓ＝イオ
ンの科学と技術＝ １９８８年７月号」に記載さｎてい
る。ここでは、第５図の要点のみを説明する。
縦軸はＳ−ｐａｒａｍ＠＊ｓｒであり、生のＳｉは約０
．５８５の値を示す。Ｓｉｎ、／Ｓｉ界面ではこｎより
低い値を示す。横軸はサンプルに注入されたＰ・ｓｉｔ
ｒｏｍ の加速エネルギーであり、深さ方向のパラメー
タを反映する。未照射サンプルの測定データよりＰｏ５
ｉｔｒ＠ｎの加速エネルギーが１１ＫｓＶのとき、Ｓ−
ｐｉｒａｍ＠ｃｅｒの値は最も低下しているが、とｎが
７５０人の厚さをもったＳＪＯ，膜の界面の情報を与え
ている。電子線の照射量が増加するにっＣて５−ｐａｒ
ａｆｆｌＩＩ＆ｓｒの最も低下したポイントが高エネル
ギー側へ移動していることより、５ｉＱ膜が成長してい
るのがわかる。
．５８５の値を示す。Ｓｉｎ、／Ｓｉ界面ではこｎより
低い値を示す。横軸はサンプルに注入されたＰ・ｓｉｔ
ｒｏｍ の加速エネルギーであり、深さ方向のパラメー
タを反映する。未照射サンプルの測定データよりＰｏ５
ｉｔｒ＠ｎの加速エネルギーが１１ＫｓＶのとき、Ｓ−
ｐｉｒａｍ＠ｃｅｒの値は最も低下しているが、とｎが
７５０人の厚さをもったＳＪＯ，膜の界面の情報を与え
ている。電子線の照射量が増加するにっＣて５−ｐａｒ
ａｆｆｌＩＩ＆ｓｒの最も低下したポイントが高エネル
ギー側へ移動していることより、５ｉＱ膜が成長してい
るのがわかる。
次に、デバイスの電気特性に与える影響を調べるため、
同じＩＧＢＴを同じ条件で電子線照射し、Ｖｔｈの変化
を空気中の場合及び後述の発明に関わる真空中の場合で
比軟したのが第６図である。同図より真空中で照射した
サンプルの方が全体的にＶｔｋが低めになっている違い
がわかる。この違いが活性オゾン、又は活性酸素に起因
するとした場合、該活性種が絶縁ゲートＳｔＯ，とＳｉ
界面まで侵入し、界面単位を形成する可能性が考えらｎ
る。
同じＩＧＢＴを同じ条件で電子線照射し、Ｖｔｈの変化
を空気中の場合及び後述の発明に関わる真空中の場合で
比軟したのが第６図である。同図より真空中で照射した
サンプルの方が全体的にＶｔｋが低めになっている違い
がわかる。この違いが活性オゾン、又は活性酸素に起因
するとした場合、該活性種が絶縁ゲートＳｔＯ，とＳｉ
界面まで侵入し、界面単位を形成する可能性が考えらｎ
る。
このように、空気中で電子線又はγ線を照射した際、空
気中の酸素分子と衝突して反応した結果生成されたオゾ
ン（Ｏｓ）や活性酸素原子の被照射サンプルに与える効
果が、デバイス特性の劣化、あるいはライフタイム制御
を行なう上での不安定要因に結びつく、という問題点が
あったぁこの発明は上記のような問題点を解消するため
になさｎたもので、電子線を照射中に、空気中より発生
する活性オゾン、活性酸素その他の活性態がデバイスに
影響を及ぼさないようにすることを目的とする。
気中の酸素分子と衝突して反応した結果生成されたオゾ
ン（Ｏｓ）や活性酸素原子の被照射サンプルに与える効
果が、デバイス特性の劣化、あるいはライフタイム制御
を行なう上での不安定要因に結びつく、という問題点が
あったぁこの発明は上記のような問題点を解消するため
になさｎたもので、電子線を照射中に、空気中より発生
する活性オゾン、活性酸素その他の活性態がデバイスに
影響を及ぼさないようにすることを目的とする。
この発明に係る半導体装置の製造方法は、複数の主電極
及び少なくとも一つの制御電場を有する半導体装置を真
空中あるいは不活性気体雰囲気中におき、その状態で高
エネルギー電子線又はγ線を照射するようにしたもので
ある。
及び少なくとも一つの制御電場を有する半導体装置を真
空中あるいは不活性気体雰囲気中におき、その状態で高
エネルギー電子線又はγ線を照射するようにしたもので
ある。
この発明における真空、不活性気体雰囲気の導入は電子
線、γ線の照射中に副次的に発生する活性オゾン活性酸
素等と半導体装置とが接触することなく絶縁するように
作用するので、前記電子線、γ線は前記半導体装置内に
もっばら格子欠陥を形成する影響のみを与えるようにな
る。
線、γ線の照射中に副次的に発生する活性オゾン活性酸
素等と半導体装置とが接触することなく絶縁するように
作用するので、前記電子線、γ線は前記半導体装置内に
もっばら格子欠陥を形成する影響のみを与えるようにな
る。
以下、この発明の一実施例を図について説明する。
第１図において、（ト）は半導体装置、（２）はこの半
導体装置ＵＳの支持台、（７）は半導体装置α０の処理
を行うテＬンバー、（財）はチＬンバー四内の排気を行
う真空ポンプ、４はマイラーなどの照射窓、−は真空領
域、■は高エネルギー電そ線である。＃ｆ縁員の照射に
よって外気−で発生した化学的活性種は真空領域（転）
に侵入できないので、半導体装置（至）の表面を酸化し
たり、内部に入り込んで新たな単位を導入する心配がな
くなる。
導体装置ＵＳの支持台、（７）は半導体装置α０の処理
を行うテＬンバー、（財）はチＬンバー四内の排気を行
う真空ポンプ、４はマイラーなどの照射窓、−は真空領
域、■は高エネルギー電そ線である。＃ｆ縁員の照射に
よって外気−で発生した化学的活性種は真空領域（転）
に侵入できないので、半導体装置（至）の表面を酸化し
たり、内部に入り込んで新たな単位を導入する心配がな
くなる。
第２図はこの発明の他の実施例を示す図である。
図において、弼は給気口、−は不活性気体、（２）は排
気口、である。電子＠ＳＯの照射によって外気−で発生
した化学的活性種は不活性気体領域−に侵入できず、か
つ不活性気体領域−内では化学的活性種が発生しないの
で、上記実施例と同様、半導体装置［相］の表面が酸化
さｎたり、内部に新たな単位が導入さｎたりする心配が
なくなる。
気口、である。電子＠ＳＯの照射によって外気−で発生
した化学的活性種は不活性気体領域−に侵入できず、か
つ不活性気体領域−内では化学的活性種が発生しないの
で、上記実施例と同様、半導体装置［相］の表面が酸化
さｎたり、内部に新たな単位が導入さｎたりする心配が
なくなる。
第８図はこの発明のさらに他の実施例を示す図である。
図において、（２）は導電性厚膜材、−は真空領域又は
不活性気体充填領域である。こｎは予め、導電性厚膜材
（２）で半導体装置（転）を密封する。
不活性気体充填領域である。こｎは予め、導電性厚膜材
（２）で半導体装置（転）を密封する。
その後の工程は基本的１こ上述の方法と同一であり、電
子線を用いたライフタイム制御の利点の一つである工程
作業の簡便さは同じである。
子線を用いたライフタイム制御の利点の一つである工程
作業の簡便さは同じである。
なお、こｎらの方法により形成さｎた半導体装置の電気
特性は、第６図に従来のものと比較して示しである。
特性は、第６図に従来のものと比較して示しである。
以上のようにこの発明によｎば、半導体装置を真空中又
は不活性気体雰囲気中に設置し、高エネルギー電子線、
又はγ線を照射するようにしたので、照射後、高エネル
ギー電子線又はγ線によって影譬を受けた外気と半導体
装置とが接触することがないのでライフタイム制御の制
御性、信頼性が向上された半導体装置を得ることができ
る。
は不活性気体雰囲気中に設置し、高エネルギー電子線、
又はγ線を照射するようにしたので、照射後、高エネル
ギー電子線又はγ線によって影譬を受けた外気と半導体
装置とが接触することがないのでライフタイム制御の制
御性、信頼性が向上された半導体装置を得ることができ
る。
第１図はこの発明の一実施例による半導体装置の製造方
法を示す断面模式図、第２図はこの発明の他の実施例に
よる半導体装置の製造方法を示す断面模式図、第８図は
この発明によるさらに他の実施例による半導体装置の製
造方法を示す断面模式図、第４図は従来の技術による半
導体装置の製造方法を示す断面模式図、第５図は空気中
での電子線照射により、副次的に発生した活性種が５ｉ
表面に与える影響をｐｏｇｆ龜ｒｏｎ消減法を用いて測
定したデータを示す図、第６図は従来例における空気中
及びこの発明に関する真空中でＩＧＢＴに電子線を照射
した際のＶｔｂの変化のデータを比較して示した図であ
る。 図において、ＱＯは半導体装置、（１）はチェンバー（
２）は導電性唖膜材、−は外気、−は真空、−は不活性
気体、−は真空領域又は不活性気体充填領域、輪は高エ
ネルギー電子線又はγ線である。 なお、各図中同一符号は同一、又は相当部分を示す。
法を示す断面模式図、第２図はこの発明の他の実施例に
よる半導体装置の製造方法を示す断面模式図、第８図は
この発明によるさらに他の実施例による半導体装置の製
造方法を示す断面模式図、第４図は従来の技術による半
導体装置の製造方法を示す断面模式図、第５図は空気中
での電子線照射により、副次的に発生した活性種が５ｉ
表面に与える影響をｐｏｇｆ龜ｒｏｎ消減法を用いて測
定したデータを示す図、第６図は従来例における空気中
及びこの発明に関する真空中でＩＧＢＴに電子線を照射
した際のＶｔｂの変化のデータを比較して示した図であ
る。 図において、ＱＯは半導体装置、（１）はチェンバー（
２）は導電性唖膜材、−は外気、−は真空、−は不活性
気体、−は真空領域又は不活性気体充填領域、輪は高エ
ネルギー電子線又はγ線である。 なお、各図中同一符号は同一、又は相当部分を示す。
Claims (1)
- 複数の主電極及び少なくとも１つの制御電極を有する
半導体装置を真空中あるいは不活性気体雰囲気中におき
、その状態で高エネルギー電子線又はγ線を照射するよ
うにしたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18619790A JPH0472736A (ja) | 1990-07-13 | 1990-07-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18619790A JPH0472736A (ja) | 1990-07-13 | 1990-07-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0472736A true JPH0472736A (ja) | 1992-03-06 |
Family
ID=16184082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18619790A Pending JPH0472736A (ja) | 1990-07-13 | 1990-07-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0472736A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011155068A (ja) * | 2010-01-26 | 2011-08-11 | Oki Semiconductor Co Ltd | 半導体装置の製造方法及び基板収容構造 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4869480A (ja) * | 1971-12-22 | 1973-09-20 | ||
| JPS4919775A (ja) * | 1972-03-01 | 1974-02-21 | ||
| JPS5338988A (en) * | 1976-09-21 | 1978-04-10 | Nec Corp | Manufacture of semiconductor control rectifier |
| JPS54140461A (en) * | 1978-04-24 | 1979-10-31 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS5533020A (en) * | 1978-08-28 | 1980-03-08 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPS5919090A (ja) * | 1982-07-22 | 1984-01-31 | Toshiba Corp | 半導体素子の封着方法 |
| JPS5923743B2 (ja) * | 1981-12-24 | 1984-06-04 | 旭化成株式会社 | ポリエチレン粉体コ−テイング用樹脂組成物 |
| JPS63117442A (ja) * | 1986-11-05 | 1988-05-21 | Nec Corp | 電子ビ−ム測定装置 |
| JPH0235007B2 (ja) * | 1981-11-23 | 1990-08-08 | Yunion Shideryurujiku Deyu Nooru E Do Resuto Do Ra Furansu Usinor |
-
1990
- 1990-07-13 JP JP18619790A patent/JPH0472736A/ja active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4869480A (ja) * | 1971-12-22 | 1973-09-20 | ||
| JPS4919775A (ja) * | 1972-03-01 | 1974-02-21 | ||
| JPS5338988A (en) * | 1976-09-21 | 1978-04-10 | Nec Corp | Manufacture of semiconductor control rectifier |
| JPS54140461A (en) * | 1978-04-24 | 1979-10-31 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS5533020A (en) * | 1978-08-28 | 1980-03-08 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPH0235007B2 (ja) * | 1981-11-23 | 1990-08-08 | Yunion Shideryurujiku Deyu Nooru E Do Resuto Do Ra Furansu Usinor | |
| JPS5923743B2 (ja) * | 1981-12-24 | 1984-06-04 | 旭化成株式会社 | ポリエチレン粉体コ−テイング用樹脂組成物 |
| JPS5919090A (ja) * | 1982-07-22 | 1984-01-31 | Toshiba Corp | 半導体素子の封着方法 |
| JPS63117442A (ja) * | 1986-11-05 | 1988-05-21 | Nec Corp | 電子ビ−ム測定装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011155068A (ja) * | 2010-01-26 | 2011-08-11 | Oki Semiconductor Co Ltd | 半導体装置の製造方法及び基板収容構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5900652A (en) | Apparatus for the localized reduction of the lifetime of charge carriers, particularly in integrated electronic devices | |
| CN102054876B (zh) | 快速恢复二极管 | |
| US8450777B2 (en) | Method for manufacturing a reverse-conducting insulated gate bipolar transistor | |
| CN1106686C (zh) | 半导体器件及其制作工艺 | |
| US8999824B2 (en) | Method for manufacturing semiconductor device by performing multiple ion implantation processes | |
| JPH09121052A (ja) | 半導体装置およびその製造方法 | |
| US20250201563A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US8637328B2 (en) | Integrated circuit having doped semiconductor body and method | |
| US5883403A (en) | Power semiconductor device | |
| WO2010050130A1 (ja) | 半導体装置及びその製造方法 | |
| CN101847579B (zh) | 用于制造功率半导体器件的方法 | |
| US20240282845A1 (en) | Method of manufacturing semiconductor device | |
| JP2004165619A (ja) | 半導体基板及びその製造方法並びに、半導体装置及びその製造方法 | |
| JP2007012972A (ja) | 半導体装置及びその製造方法 | |
| JPH0722198B2 (ja) | 絶縁ゲ−ト形バイポ−ラトランジスタ | |
| JPH10261704A (ja) | 半導体装置及びその製造方法 | |
| JPH0472736A (ja) | 半導体装置の製造方法 | |
| JP3211874B2 (ja) | 半導体装置の製造方法 | |
| US20020031889A1 (en) | Method for manufacturing a semiconductor device | |
| KR950001170B1 (ko) | 스위칭 반도체장치의 제조방법 | |
| RU173641U1 (ru) | Тестовый планарный p-n-p транзистор | |
| US20240304664A1 (en) | Fast recovery diode and method for manufacturing the same | |
| KR100914280B1 (ko) | 불균일이온주입을 이용한 반도체소자의 게이트 형성방법 | |
| JP2001358147A (ja) | 半導体装置の製造方法 | |
| CN117690964A (zh) | 半导体装置及其制造方法 |