JPH0474001A - 半導体集積回路装置用パッケージ - Google Patents
半導体集積回路装置用パッケージInfo
- Publication number
- JPH0474001A JPH0474001A JP2185975A JP18597590A JPH0474001A JP H0474001 A JPH0474001 A JP H0474001A JP 2185975 A JP2185975 A JP 2185975A JP 18597590 A JP18597590 A JP 18597590A JP H0474001 A JPH0474001 A JP H0474001A
- Authority
- JP
- Japan
- Prior art keywords
- package
- cable
- core wire
- strip line
- semi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路用パッケージに関し、特に高
周波用ＬＳＩを搭載するパッケージに関する。
周波用ＬＳＩを搭載するパッケージに関する。
従来、高周波用半導体集積回路装置間の接続または外部
との接続は、高周波信号の位相調整のために、同軸ケー
ブルを介して行っていた。半導体集積回路装置の信号線
リードと同軸ケーブルの接続は、第３図に示すようにパ
ッケージ本体２２のリード２３と七ミリジットケーブル
２５の心線２４を外部で半田２６を用いて接続し、さら
にセミリジットケーブル２５のグランドを、パッケージ
本体２２の外部に別途設けたグランド２７に半田で接続
していた。
との接続は、高周波信号の位相調整のために、同軸ケー
ブルを介して行っていた。半導体集積回路装置の信号線
リードと同軸ケーブルの接続は、第３図に示すようにパ
ッケージ本体２２のリード２３と七ミリジットケーブル
２５の心線２４を外部で半田２６を用いて接続し、さら
にセミリジットケーブル２５のグランドを、パッケージ
本体２２の外部に別途設けたグランド２７に半田で接続
していた。
従来の接続部は、セミリジットケーブルの心線をパッケ
ージ本体外のリードに＃：枕するなめ、ソード、七ミリ
ジットケーブルの心線に余分な長さが必要となる。
ージ本体外のリードに＃：枕するなめ、ソード、七ミリ
ジットケーブルの心線に余分な長さが必要となる。
第４図（ａ） 〜（ｄ）は、入力振幅を２００ｍＶとし
、接続部の長さが１閣〜４−の範囲で変動した場合にお
いて、５０Ω系でのＴＤＲ測定によるＴＤＲ波形を示し
たものである。第４図（ａ）に示すように、従来の接続
法では接ａ部の長さが１−のとき接続部のインピーダン
スが６１Ωとなり、第４図（ｂ）。
、接続部の長さが１閣〜４−の範囲で変動した場合にお
いて、５０Ω系でのＴＤＲ測定によるＴＤＲ波形を示し
たものである。第４図（ａ）に示すように、従来の接続
法では接ａ部の長さが１−のとき接続部のインピーダン
スが６１Ωとなり、第４図（ｂ）。
（Ｃ）から明らかなようにその長さが２閣、３■になる
につれてそのインピーダンスが増加し、第４図（ｄ）に
示すようにその長さが４−のときはそのインピーダンス
が８３Ωにもなってしまい、接続部でのインピーダンス
不整合による信号の反射の原因になっていた。
につれてそのインピーダンスが増加し、第４図（ｄ）に
示すようにその長さが４−のときはそのインピーダンス
が８３Ωにもなってしまい、接続部でのインピーダンス
不整合による信号の反射の原因になっていた。
本発明の目的はインピーダンス不整合をなくした半導体
パッケージを提供することにある。
パッケージを提供することにある。
〔課題を解決するための手段〕
前記目的を達成するため、本発明に係る半導体パッケー
ジにおいては、パッケージ本体内の信号ＩＩＡ＃！をス
トリップラインで構成している半導体集積回路装置用の
パッケージであって、 外部回路との少なくとも１つ以上の接続部は、パッケー
ジ本体内のストリップラインと同軸ケーブルの心線とを
凹凸結合させる構造のものであり、前記同軸ケーブルの
グランドは前記ストリップラインのグランドプレーンに
接続されたものである。
ジにおいては、パッケージ本体内の信号ＩＩＡ＃！をス
トリップラインで構成している半導体集積回路装置用の
パッケージであって、 外部回路との少なくとも１つ以上の接続部は、パッケー
ジ本体内のストリップラインと同軸ケーブルの心線とを
凹凸結合させる構造のものであり、前記同軸ケーブルの
グランドは前記ストリップラインのグランドプレーンに
接続されたものである。
また、前記接続部は、ストリップライン側を凹部とし、
同軸ケーブルの心線側を凸部として凹凸結合させる構造
のものであり、 また前記接続部は、ストリップライン側を凸部とし、同
軸ケーブルの心線側を凹部として凹凸結合させる構造の
ものである。
同軸ケーブルの心線側を凸部として凹凸結合させる構造
のものであり、 また前記接続部は、ストリップライン側を凸部とし、同
軸ケーブルの心線側を凹部として凹凸結合させる構造の
ものである。
信号線路をストリップラインで構成し、ストリップライ
ンと、外部回路としての同軸ゲーブルとを凹凸結合させ
る。これにより、接続に必要な長さを極力短縮させるこ
とができる。
ンと、外部回路としての同軸ゲーブルとを凹凸結合させ
る。これにより、接続に必要な長さを極力短縮させるこ
とができる。
次に本発明について図面を参照して説明する。
（実施例１）
第１図は本発明の実施例１を示す構造図である。
図において、パッケージ本体１の内側には、あらかじめ
内部が半田コートされた凹状の七ミリジットケーブル心
線受け７に接続されたマイクロストリップライン２が内
蔵されている。パッケージ本体１の外側にはリード４及
び中空状の七ミリジットケーブル受け３を有する。９．
１０はパッケージの一辺を示す。
内部が半田コートされた凹状の七ミリジットケーブル心
線受け７に接続されたマイクロストリップライン２が内
蔵されている。パッケージ本体１の外側にはリード４及
び中空状の七ミリジットケーブル受け３を有する。９．
１０はパッケージの一辺を示す。
中空状のセミリジットケーブル受け３は、マイクロスト
リップライン２のグランドプレーン８に接続されている
。
リップライン２のグランドプレーン８に接続されている
。
同軸ゲーブルとしての七ミリジットケーブル６は、軸芯
上に心線５を有し、かつ心線５と同軸上にグランド６ａ
を有しており、心線５はセミリジットケーブル６の切断
端面より前方に向けて突出している。
上に心線５を有し、かつ心線５と同軸上にグランド６ａ
を有しており、心線５はセミリジットケーブル６の切断
端面より前方に向けて突出している。
セミリジットケーブル６は、心線５が七ミリジットケー
ブル心線受け７に凹凸結合され、かつグランド６ａが七
ミリジットケーブル受け３に凹凸結合され、これにより
、七ミリジットケーブル６とマイクロストリップライン
２とが電気的に接続され、セミリジットケーブル６のグ
ランド６ａは、セミリジットケーブル６とマイクロスト
リップライン２との凹凸結合部直近でストリップライン
２のグランドプレーン８に電気的に接続される。グラン
ド６ａとセミリジットケーブル受け３とは、セミリジッ
トケーブル受け３の孔３ａから半田を流して固定される
。一方、七ミリジットケーブル心線受け７の凹部内側に
はあらかじめ半田がコートされており、七ミリジットケ
ーブル６の心線５をセミリジットケーブル心線受け７の
凹部に挿入した後にパッケージ本体１を半田ごてやホッ
トプレート等で温めて、凹部内側にコートされた半田を
溶融して固定する。
ブル心線受け７に凹凸結合され、かつグランド６ａが七
ミリジットケーブル受け３に凹凸結合され、これにより
、七ミリジットケーブル６とマイクロストリップライン
２とが電気的に接続され、セミリジットケーブル６のグ
ランド６ａは、セミリジットケーブル６とマイクロスト
リップライン２との凹凸結合部直近でストリップライン
２のグランドプレーン８に電気的に接続される。グラン
ド６ａとセミリジットケーブル受け３とは、セミリジッ
トケーブル受け３の孔３ａから半田を流して固定される
。一方、七ミリジットケーブル心線受け７の凹部内側に
はあらかじめ半田がコートされており、七ミリジットケ
ーブル６の心線５をセミリジットケーブル心線受け７の
凹部に挿入した後にパッケージ本体１を半田ごてやホッ
トプレート等で温めて、凹部内側にコートされた半田を
溶融して固定する。
（実施例２）
第２５１は本発明の実施例２を示す構造図である。
図において、パッケージ本体１の内側には、凸状のセミ
リジットケーブルの心線受け７ａに＃続されたマイクロ
ストリップライン２が内蔵されている。パッケージ本体
１の外側にはリード４およびあらかじめ上面が半田コー
トされた半円状の七ミリジットケーブル受け１３を有す
る。七ミリジットケーブル受け１３はマイクロストリッ
プライン２のグランドプレーン８に接続されている。
リジットケーブルの心線受け７ａに＃続されたマイクロ
ストリップライン２が内蔵されている。パッケージ本体
１の外側にはリード４およびあらかじめ上面が半田コー
トされた半円状の七ミリジットケーブル受け１３を有す
る。七ミリジットケーブル受け１３はマイクロストリッ
プライン２のグランドプレーン８に接続されている。
セミリジツトケーブル６の心線５の先端には、金属製の
キャップ１２をあらかじめ半田で接続しておく、七ミリ
ジットケーブル６の心線５とセミリジットケーブル心線
受け７ａとの接続は、セミリジットケーブル心線５に＃
続しなキャップ１２をセミリジットケーブル心線受け７
ａに嵌合することにより凹凸結合させて行う。
キャップ１２をあらかじめ半田で接続しておく、七ミリ
ジットケーブル６の心線５とセミリジットケーブル心線
受け７ａとの接続は、セミリジットケーブル心線５に＃
続しなキャップ１２をセミリジットケーブル心線受け７
ａに嵌合することにより凹凸結合させて行う。
七ミリジットケーブル６のグランド６ａはセミリジット
ケーブル受け１３に載せ、七ミリジットケーブル受け１
３を半田ごて等で温め、コートされている半田を溶融し
接続する。
ケーブル受け１３に載せ、七ミリジットケーブル受け１
３を半田ごて等で温め、コートされている半田を溶融し
接続する。
第５図に、入力１１１ｇを２００ｍＶとしな５０Ω系で
のＴＤＲ測定による波形を示す。
のＴＤＲ測定による波形を示す。
本発明の方式を用いることで、半導体パッケージのリー
ドと七ミリジットケーブルの心線との接続部の長さは構
造上Ｏ−で、そのインピーダンスは第５図に示すように
５３Ωまで低下し、インピーダンス不整合による信号の
反射が起きにくくなり、インピーダンス不整合による信
号の反射を３０Ω〜８Ω程度に低下できる。
ドと七ミリジットケーブルの心線との接続部の長さは構
造上Ｏ−で、そのインピーダンスは第５図に示すように
５３Ωまで低下し、インピーダンス不整合による信号の
反射が起きにくくなり、インピーダンス不整合による信
号の反射を３０Ω〜８Ω程度に低下できる。
以上説明したように本発明は、マイクロストリップライ
ンからなる七ミリジットケーブル接続部を有する半導体
パッケージにおいて、接続部の長さを構造上〇−にして
インピーダンス整合をとることができ、信号の反射を抑
えることができるという効果を有する。
ンからなる七ミリジットケーブル接続部を有する半導体
パッケージにおいて、接続部の長さを構造上〇−にして
インピーダンス整合をとることができ、信号の反射を抑
えることができるという効果を有する。
第１図は本発明の実施例１を示す構造図、第２図は本発
明の実施例２を示す構造図、第３図は従来の七ミリジッ
トケーブルの心線とパッケージのリードとの接続部を示
す構造図、第４図（ａ）。 （ｂ） 、 （Ｃ） 、 （ｄ）は従来例において接続
部の長さが１−〜４−の範囲で変動した場合での波形を
示すＴＤＲ波形図、第５図は本発明の方法によるＴＤＲ
波形図である。 １・・・パッケージ本体 ２・・・マイクロストリップライン ３・・・セミリジットケーブル受け ４・・・リード ５・・・七ミリジットケーブル心線 ６・・・七ミリジットケーブル ６ａ−・七ミリジットケーブルのグランド７．７ａ・・
・セミリジットケーブル心線受け８・・・マイクロスト
リップラインのグランドプレーン １２・・・キャップ 特許出願人 日本電気株式会社 代 理 人 弁理士 萱 野 中１（第 （α） ４図 第３図
明の実施例２を示す構造図、第３図は従来の七ミリジッ
トケーブルの心線とパッケージのリードとの接続部を示
す構造図、第４図（ａ）。 （ｂ） 、 （Ｃ） 、 （ｄ）は従来例において接続
部の長さが１−〜４−の範囲で変動した場合での波形を
示すＴＤＲ波形図、第５図は本発明の方法によるＴＤＲ
波形図である。 １・・・パッケージ本体 ２・・・マイクロストリップライン ３・・・セミリジットケーブル受け ４・・・リード ５・・・七ミリジットケーブル心線 ６・・・七ミリジットケーブル ６ａ−・七ミリジットケーブルのグランド７．７ａ・・
・セミリジットケーブル心線受け８・・・マイクロスト
リップラインのグランドプレーン １２・・・キャップ 特許出願人 日本電気株式会社 代 理 人 弁理士 萱 野 中１（第 （α） ４図 第３図
Claims (3)
- （１）パッケージ本体内の信号線路をストリップライン
で構成している半導体集積回路装置用のパッケージであ
って、 外部回路との少なくとも１つ以上の接続部は、パッケー
ジ本体内のストリップラインと同軸ケーブルの心線とを
凹凸結合させる構造のものであり、前記同軸ケーブルの
グランドは前記ストリップラインのグランドプレーンに
接続されたことを特徴とする半導体集積回路装置用パッ
ケージ。 - （２）前記接続部は、ストリップライン側を凹部とし、
同軸ケーブルの心線側を凸部として凹凸結合させる構造
のものであることを特徴とする請求項第（１）項記載の
半導体集積回路装置用パッケージ。 - （３）前記接続部は、ストリップライン側を凸部とし、
同軸ケーブルの心線側を凹部として凹凸結合させる構造
のものであることを特徴とする請求項第（１）項記載の
半導体集積回路装置用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2185975A JPH0474001A (ja) | 1990-07-13 | 1990-07-13 | 半導体集積回路装置用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2185975A JPH0474001A (ja) | 1990-07-13 | 1990-07-13 | 半導体集積回路装置用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0474001A true JPH0474001A (ja) | 1992-03-09 |
Family
ID=16180156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2185975A Pending JPH0474001A (ja) | 1990-07-13 | 1990-07-13 | 半導体集積回路装置用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0474001A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011119409A (ja) * | 2009-12-02 | 2011-06-16 | Olympus Corp | 電子回路モジュールおよび同軸ケーブルの接続方法 |
-
1990
- 1990-07-13 JP JP2185975A patent/JPH0474001A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011119409A (ja) * | 2009-12-02 | 2011-06-16 | Olympus Corp | 電子回路モジュールおよび同軸ケーブルの接続方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07114323B2 (ja) | マイクロ波集積回路パツケ−ジ | |
| JP2003208950A (ja) | 厚膜伝送線に接続する同軸ｒｆコネクタのシールドされたアタッチメント | |
| US5495125A (en) | Molded semiconductor device | |
| US4965514A (en) | Apparatus for probing a microwave circuit | |
| JP2000232197A (ja) | 複合ミリ波アセンブリを接続するためのソルダーボール・グリッド・アレイ | |
| JPH03195049A (ja) | 半導体集積回路装置 | |
| JPH09172221A (ja) | 光半導体素子の実装構造 | |
| JPH10327004A (ja) | 同軸コネクタを有する回路モジュール | |
| JPH0474001A (ja) | 半導体集積回路装置用パッケージ | |
| JP3462062B2 (ja) | 高周波用伝送線路の接続構造および配線基板 | |
| JP3638479B2 (ja) | 高周波用配線基板およびその接続構造 | |
| JPH09312507A (ja) | 高周波回路基板および高周波回路基板の接続方法 | |
| JP2001352000A (ja) | インターポーザを使用した高周波用半導体装置 | |
| JP3619398B2 (ja) | 高周波用配線基板および接続構造 | |
| JP3181036B2 (ja) | 高周波用パッケージの実装構造 | |
| JPS6224967Y2 (ja) | ||
| JPS63318802A (ja) | 集積回路パツケ−ジ | |
| JP3686855B2 (ja) | 回路基板および半導体素子収納用パッケージ並びにそれを用いた半導体装置 | |
| JP3848616B2 (ja) | ガラス端子 | |
| JP3686853B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2730717B2 (ja) | 高周波伝送線路用バイアス回路 | |
| JPH02135901A (ja) | マイクロ波回路用電子部品の実装構造 | |
| JPS6086852A (ja) | 半導体装置 | |
| JP2874409B2 (ja) | 集積回路用パッケージ | |
| JP3305020B2 (ja) | キャビティダウンタイプの半導体装置の実装構造 |