JPH0474009A - 差動増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、人力信号か変化することに起因したゲインの
変化を低減させることかできる差動増幅器に関するもの
である。

［従来の技術］ 差動増幅器において、入力信号の電圧レベルか変化すれ
ば、対のトランジスタのコレクタ電流及び電圧も変化す
る。この結果、対のトランジスタのベース・コレクタ接
合部の温度が変化し、ベース・エミッタ間電圧ＶＢＥを
変化させる。対のトランジスタのベース・エミッタ間電
圧ＶＢＥが接合温度が変化した結果として変化すると、
コレクタ電流も変化するので、結局、差動増幅器のゲイ
ンが変化する。

この種の問題を解決するために、差動増幅器の負荷抵抗
に直列にＰＮ接合を有する温度補償用半導体素子（トラ
ンジスタのコレクタとベースを短絡した構造のダイオー
ド）を接続することが米国特許箱４．６０５，９０６号
公報に開示されている。

［発明が解決しようとする課題］ ところで、差動増幅器のゲインは、対のトランジスタの
エミッタ相互間に接続されたエミッタ帰還抵抗の値と負
荷抵抗の値とによって概ね決定される。上記米国特許公
報に開示されている温度補償用半導体素子（ダイオード
）を負荷抵抗に直列に接続する場合においては、温度補
償用半導体素子をｎ個接続すると、補償可能な負荷抵抗
値は階段的に変化する。目標とするゲインを得るために
はエミッタ帰還用抵抗又は負荷抵抗の値を異なった値に
設定しなければない。しかし、抵抗体の設定は極めて面
倒であり、トリミング等を必要とする。

また、温度補償用半導体素子（ダイオード）を負荷抵抗
に直列に多数個接続すると、この分たけ差動増幅器の電
源電圧Ｖｃｃの値を高くすることか必要になり、低電圧
駆動か難しくなる。　そこで、本発明の目的は、人力信
号の電圧レベルの変化に起因するゲインの変化を低減す
ることか可能であると共に、低電圧動作か可能な差動増
幅器を提供することにある。

［課題を解決するための手段］ 上記目的を達成するための本発明は、実施例を示す図面
の符号を参照して説明すると、第１及び第２の入力端子
１．２と、前記第１の入力端子１にベースが接続されて
いる第１のトランジスタＱ１と、前記第２の入力端子２
にベースが接続されている第２のトランジスタＱ２と、
前記第１の入力端子１にベースが接続されている第３の
トランジスタＱ３と、前記第２の入力端子２にベースが
接続されている第４のトランジスタＱ４と、前記第１の
トランジスタＱ１のエミッタと前記第２のトランジスタ
Ｑ２のエミッタとの間に接続され且つ互いに直列に接続
されている第１及び第２の抵抗Ｒ１、Ｒ２と、前記第３
のトランジスタＱ３のエミッタと前記第４のトランジス
タＱ４のエミッタとの間に接続され且つ互いに直列に接
続されている第３及び第４の抵抗Ｒ３、Ｒ４と、前記第
１及び第２の抵抗Ｒ１、Ｒ２の接続点に接続された第１
の電流源ＩＳＩと、前記第３及び第４の抵抗Ｒ３、Ｒ４
の接続点に接続された第２の電流源ＩＳ２と、第１のベ
ースバイアス電源端子３と、エミッタか前記第１及び第
３のトランジスタＱｌ。

ＱＢのコレクタに夫々接続され、ベースが前記第１のベ
ースバイアス電源端子３に接続された第５のトランジス
タＱ５と、エミッタが前記第２及び第４のトランジスタ
Ｑ２、Ｑ４のコレクタに夫々接続され、ベースが前記第
１のベースバイアス電源端子３に接続された第６のトラ
ンジスタＱ６と、第２のベーバイアス電源端子４と、ベ
ースが前記第２のベースバイアス電源端子４に接続され
た第７のトランジスタＱ７と、ベースが前記第２のベス
バイアス電源端子４に接続された第８のトランジスタＱ
８と、前記第５のトランジスタＱ５のコレクタと前記第
７のトランジスタＱ７のエミッタとの間に接続された第
５の抵抗Ｒ５と、前記第６のトランジスタＱ６のコレク
タと前記第８のトランジスタＱ８のエミッタとの間に接
続された第６の抵抗Ｒ６と、コレクタ電源端子５と、前
記コレクタ電源端子５と前記第７及び第８のトランジス
タＱ７　、ＱＢとの間に夫々接続された第７及び第８の
抵抗Ｒ７，Ｒ８と、前記第５のトランジスタＱ５のコレ
クタに接続された第１の出力端子６と、前記第６のトラ
ンジスタＱ６のコレクタに接続された第２の出力端子７
とを備えた差動増幅器に係わるものである。

［作　用］ 本発明の差動増幅器においては、第１及び第２のトラン
ジスタＱＬ　、Ｑ２と第１及び第２の抵抗Ｒ１、Ｒ２と
から成る第１の差動増幅回路に対して、第３及び第４の
トランジスタＱ３、Ｑ４と第３及び第４の抵抗Ｒ３、Ｒ
４とから成る第２の差動増幅回路か並列接続され、更に
必要に応じて第３、第４、・・・第ｎの差動増幅回路か
並列接続される。従って、負荷抵抗としての第５及び第
６の抵抗Ｒ５゛、Ｒ６に流れる電流が複数の差動増幅回
路の対のトランジスタＱ１〜Ｑ４に分割される。トラン
ジスタＱｌ　、Ｑ２からなる一段の差動増幅器の利得は
１であり、これを並列接続することにより、利得が２．
３・　　・と並列段数に応じて上がる。第５及び第６の
抵抗Ｒ５、Ｒｅに直列に接続された第７及び第８のトラ
ンジスタＱ７　、ＱＢは第１〜第４の温度補償用として
機能すると共に、第２のベースバイアス電源端子４の電
圧調整に応答してゲイン調整素子としても機能する。第
５及び第６のトランジスタＱ５　、ＱＢはカスコード増
幅器を構成する。

［実施例］ 次に図面を参照して本発明の実施例に係わる差動増幅器
を説明する。

この差動増幅器は、第１及び第２の入力端子１．２と、
ＮＰＮ型の第１〜第８のトランジスタＱ１〜Ｑ８と、第
１〜第８の抵抗Ｒ１〜Ｒ８と、第１及び第２の定電流源
ＩＳｌ、■Ｓ２と、第１及び第２のベースバイアス電源
端子３．４と、コレクタ電源端子５と、第１及び第２の
出力端子６．７とから成る。

第１の対のトランジスタである第１及び第２のトランジ
スタＱｌ　、Ｑ２のベースは第１及び第２の入力端子１
．２に夫々接続され、これ等のエミッタは第１及び第２
の抵抗Ｒ１、Ｒ２を介して相互に接続され、第１及び第
２の抵抗Ｒ１、Ｒ２の接続中点とグランドとの間には第
１の定電流源■Ｓ１が接続されている。

第２の対のトランジスタである第３及び第４のトランジ
スタＱ３　、Ｑ４のベースは第１及び第２の入力端子１
．２に夫々接続され、これ等のエミッタは第３及び第４
の抵抗Ｒ３、Ｒ４を介して相互に接続され、第３及び第
４の抵抗Ｒ３、Ｒ４の接続中点とグランドとの間には第
２の定電流源ＩＳ２が接続されている。

第５のトランジスタＱ５のエミッタは第１及び第３のト
ランジスタＱＩ　　Ｑ３のコレクタに夫々接続され、そ
のコレクタは第５の抵抗Ｒ５と第７のトランジスタＱ７
と第７の抵抗Ｒ７とを介して電圧Ｖｃｃを与えるコレク
タ電源端子５に接続されている。

第６のトランジスタＱ６のエミッタは第２及び第４のト
ランジスタＱ２、Ｑ４のコレクタに夫々接続され、その
コレクタは第６の抵抗Ｒ６と第８のトランジスタＱ８と
第８の抵抗Ｒ８を介してコレクタ電源端子５に接続され
ている。

電圧ｖｂ１を与える第１のベースバイアス電源端子３は
第５及び第６のトランジスタＱ５、Ｑ６のベースに夫々
接続されている。

電圧Ｖｂ２を与える第２のベースバイアス電源端子４は
第７及び第８のトランジスタＱ７、Ｑ８のベースに接続
されている。

第１及び第２の出力端子６．７は第５及び第６のトラン
ジスタＱ５、Ｑ６のコレクタに夫々接続されている。

なお、第１、第２、第３及び第４の抵抗Ｒ１、Ｒ２、Ｒ
３、Ｒ４は実質的に同一の値を自−し、第５及び第６の
抵抗Ｒ５、Ｒ６も実質的に同一の値を有し、第７及び第
８の抵抗Ｒ７、Ｒ８も実質的に同一の値を有する。また
、２ＸＲ７−２ＸＲ８−Ｒ１−Ｒ２−Ｒ３＝Ｒ４−Ｒ５
−ＲＢとなるように各抵抗Ｒ１〜Ｒ８の値が設定されて
いる。

また、第１の対のトランジスタＱ１とＱ２は実質的に同
一の電気的特性を有し、同様に第２の対のトランジスタ
Ｑ３とＱ４、第３の対のトランジスタＱ５とＱ６、第４
の対のトランジスタＱ７とＱ８も夫々実質的に同一の電
気的特性を有する。

また、第１及び第２の定電流源１５１、ＪＳ２は実質的
に同一値の電流を供給するものであり、例えば直流電源
と抵抗又は電流制御半導体素子との組み合せから成る。

［動　作］ この差動増幅器の入力端子］、２に信号ｅ１、Ｃ２を与
えると、典型的な差動増幅器と同様に８カ端子６．７間
にｅｌ−Ｃ２に対応した出力電圧が得られる。

差動増幅器の各対のトランジスタの一方と他方の動作は
同一であるので、対の回路の左側部分の動作によって全
体の動作を理解することができる。

左半分の片側回路において、ＲＬ　−Ｒ３−Ｒ５とし、
これ等の値がトランジスタＱ１、Ｑ３、Ｑ５、Ｑ７のエ
ミッタ抵抗ｒｅＬ、ｒｅ３、ｒｅ５、ｒｅ？よりも十分
に大きいものとすれば、この片側回路の直流ゲインＧｄ
は次式て示される。

Ｇｄ　＝　（Ｒ５＋　ｒｅ７）　／　（Ｒ１＋　ｒｅ１
）＋　（Ｒ５＋　ｒｅ７／　（Ｒ３＋　ｒｅ３）二２　
　・・・・・・・・・（１） トランジスタのベース・エミッタ電圧ΔＶＢＥは、接合
部温度ΔＴに依存し、ΔＴは電力損失ΔＰＣに依存し、
次のように表わすことができる。

ΔＶＢＥ／ＡＰＣ−（ＡＶＢＥ／ＡＴ）　　　（ＡＴ／
ΔＰＣ）　　・・・・・・（２） 第１、第３及び第７のトランジスタＱｌ　、Ｑ３、Ｑ７
のベース・エミッタ間電圧をＶＢＥＩ　、　ＶＢＥ３、
Ｖ　ＢＦ２とし、これ等が人力信号によってΔＶＢＥＩ
、ＶＢＥ３　、ＶＢＥ７だけ変化した場合に、第１及び
第２のベースバイアス電源端子３．４の電圧Ｖ旧、Ｖｂ
２及びコレクタ電源端子５の電圧ＶＣＣを適当に調整す
ると、第１、第３及び第７のトランジスタＱｌ、Ｑ３、
Ｑアのコレクタ・エミッタ間電圧ＶＣＥＩ　、ＶＣＥ２
　、ＶＣＥ７を等しく設定スルコトカできる。

また、トランジスタＱｌ　、Ｑ３のエミッタ電流が等し
く、トランジスタＱ７に流れるエミッタ電流は、その２
倍の値になるため、トランジスタＱ１、Ｑ３、Ｑ７のコ
レクタ損失の変化分ΔＰｃｔ、ＰＯ２、ＰＯ７は次の関
係を持つ。

ΔＰＣＩ−＝−ΔＰＣ３−ΔＰ　Ｃ７／　２　　　　・
・・・・・（３）よって、トランジスタＱｌ　、Ｑ３　
、Ｑ７のベース・エミッタ電圧の変化分ΔＶＢＥＩ、Δ
Ｖ　ＢＦ２、ΔＶ　ＢＦ２は次の関係を持つ。

ΔＶＢＥＬ　−ＡＶＢＥ３−ΔＶＢＥ７　／２　−・−
−−−（４）トランジスタのベース・エミッタ電圧の変
化分△ＶＢＥは、あたかも入力信号が変化したかのよう
に作動するが、本増幅器では△ｖＢＨによるゲインＧｄ
’は、次のように表わせる。

△ｌＥ７　　　　　　　　２・△ＶＩ３ＥＩ△ＶＢ１１
　　（＝△ＶＩ３Ｅ３　）　　　　　△ＶＩ３Ｅに〇差
動増幅器においては、複数の対のトランジスタＱＩ　　
Ｑ２とＱ３　、Ｑ４とか並列接続されているので、低電
圧で動作させることか可能になる。

なお、実施例では複数段に２つの対のトランジスタＱ１
〜Ｑ４か配置されているが更に多くの対のトランジスタ
を並列接続することができる。この場合、対のトランジ
スタのエミッタ間の抵抗を同一の値にすることかできる
。

［発明の効果］ 以上説明したように、本発明によれば、入ツノ信号の変
化に基づくケインの変化の低減を、電源電圧を高めるこ
となしに達成することができる。

【図面の簡単な説明】

図面は本発明の実施例に係わる差動増幅器を示す回路図
である。 １．２・・入力端子、３・・第１のベースハイアス電源
端子、４・・・第２のベース・・イ７ス電源端子、６７
・・出力端子、Ｑ１〜Ｑ８・・トランジスタ、Ｒ１−Ｒ
８・・抵抗、ＩＳＩ、ＩＳ２　・定電流源。

Claims (1)

1. 【特許請求の範囲】 ［１］第１及び第２の入力端子（１）（２）と、 前記第１の入力端子（１）にベースが接続されている第
   １のトランジスタ（Ｑ１）と、 前記第２の入力端子（２）にベースが接続されている第
   ２のトランジスタ（Ｑ２）と、 前記第１の入力端子（１）にベースが接続されている第
   ３のトランジスタ（Ｑ３）と、 前記第２の入力端子（２）にベースが接続されている第
   ４のトランジスタ（Ｑ４）と、 前記第１のトランジスタ（Ｑ１）のエミッタと前記第２
   のトランジスタ（Ｑ２）のエミッタとの間に接続され且
   つ互いに直列に接続されている第１及び第２の抵抗（Ｒ
   １）（Ｒ２）と、 前記第３のトランジスタ（Ｑ３）のエミッタと前記第４
   のトランジスタ（Ｑ４）のエミッタとの間に接続され且
   つ互いに直列に接続されている第３及び第４の抵抗（Ｒ
   ３）（Ｒ４）と、 前記第１及び第２の抵抗（Ｒ１）（Ｒ２）の接続点に接
   続された第１の電流源（ＩＳ１）と、前記第３及び第４
   の抵抗（Ｒ３）（Ｒ４）の接続点に接続された第２の電
   流源（ＩＳ２）と、第１のベースバイアス電源端子（３
   ）と、 エミッタが前記第１及び第３のトランジスタ（Ｑ１）（
   Ｑ３）のコレクタに夫々接続され、ベースが前記第１の
   ベースバイアス電源端子（３）に接続された第５のトラ
   ンジスタ（Ｑ５）と、エミッタが前記第２及び第４のト
   ランジスタ（Ｑ２）（Ｑ４）のコレクタに夫々接続され
   、ベースが前記第１のベースバイアス電源端子（３）に
   接続された第６のトランジスタ（Ｑ６）と、第２のベー
   スバイアス電源端子（４）と、 ベースが前記第２のベースバイアス電源端子（４）に接
   続された第７のトランジスタ（Ｑ７）と、 ベースが前記第２のベースバイアス電源端子（４）に接
   続された第８のトランジスタ（Ｑ８）と、 前記第５のトランジスタ（Ｑ５）のコレクタと前記第７
   のトランジスタ（Ｑ７）のエミッタとの間に接続された
   第５の抵抗（Ｒ５）と、 前記第６のトランジスタ（Ｑ６）のコレクタと前記第８
   のトランジスタ（Ｑ８）のエミッタとの間に接続された
   第６の抵抗（Ｒ６）と、 コレクタ電源端子（５）と、 前記コレクタ電源端子（５）と前記第７及び第８のトラ
   ンジスタ（Ｑ７）（Ｑ８）との間に夫々接続された第７
   及び第８の抵抗（Ｒ７）（Ｒ８）と、 前記第５のトランジスタ（Ｑ５）のコレクタに接続され
   た第１の出力端子（６）と、 前記第６のトランジスタ（Ｑ６）のコレクタに接続され
   た第２の出力端子（７）と を備えた差動増幅器。 ［２］更に、前記第１及び第２のトランジスタ（Ｑ１）
   （Ｑ２）と前記第１及び第２の抵抗（Ｒ１）（Ｒ２）と
   前記第１の電流源（ＩＳ１）とから成る差動増幅回路と
   等価な別な差動増幅回路を単数又は複数有し、前記別な
   差動増幅回路は前記第１及び第２のトランジスタ（Ｑ１
   ）（Ｑ２）を含む前記差動増幅回路に対して並列に接続
   されていることを特徴とする請求項１記載の差動増幅器
   。