JPH0474016A - 入力切換回路 - Google Patents
入力切換回路Info
- Publication number
- JPH0474016A JPH0474016A JP18656590A JP18656590A JPH0474016A JP H0474016 A JPH0474016 A JP H0474016A JP 18656590 A JP18656590 A JP 18656590A JP 18656590 A JP18656590 A JP 18656590A JP H0474016 A JPH0474016 A JP H0474016A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- transistor
- circuit
- input
- connection point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明はオシロスコープ等で用いられる高周波入力信号
の入力切換回路に関し、更に詳しくは、高速化及び高精
度化に関する。
の入力切換回路に関し、更に詳しくは、高速化及び高精
度化に関する。
〈従来の技術〉
オシロスコープをはじめとする広帯域測定器では、第３
図の等価回路に示すように、例えばＤＣ〜ＩＧＨｚ以上
の周波数帯域を有するＡ人力とＢ入力を０，１％以下の
直線性を保ちながら交互に切り換えて出力する人力切換
回路を必要とすることがある。
図の等価回路に示すように、例えばＤＣ〜ＩＧＨｚ以上
の周波数帯域を有するＡ人力とＢ入力を０，１％以下の
直線性を保ちながら交互に切り換えて出力する人力切換
回路を必要とすることがある。
第４図はスイッチング素子としてダイオードスイッチを
用いた従来のこのような人力切換回路の一例を示す回路
図である。図において、Ａ入力は第１の人力アンプ１を
介して第１のダイオードブリッジ２のダイオードＤ、の
カソードとダイオードＤ２のアノードの接続点に加えら
れ、Ｂ入力は第２の入力アンプ３を介して第２のダイオ
ードブリッジ４のダイオードＤ５のカソードとダイオー
ドＤ６のアノードの接続点に加えられている。第１のダ
イオードブリッジ２のダイオードＤ４のカソードとダイ
オードＤ３のアノードの接続点および第２のダイオード
ブリッジ４のダイオードＤ８のカソードとダイオードＤ
７のアノードの接続点は出力アンプ５の入力端子に共通
に接続されている。第１のダイオードブリッジ２のダイ
オードＤ１のアノードとダイオードＤ４のアノードの接
続点にはＰＮＰ トランジスタ６のコレクタか接続され
、第２のダイオードブリッジ４のダイオードＤ、のアノ
ードとダイオードＤ８のアノードの接続点にはＰＮＰト
ランジスタ７のコレクタが接続されている。トランジス
タ６のベースにはＡ選択信号が加えられ、トランジスタ
７のベースにはＢ選択信号が加えられ、これらトランジ
スタ６．７のエミッタは定電流Ｉを出力する定電流源８
に共通に接続されている。第１のダイオードブリッジ２
のダイオードＤ２のカソードとダイオードＤ３のカソー
ドの接続点にはＮＰＮトランジスタ９のコレクタが接続
され、第２のダイオードブリッジ４のダイオードＤ６の
カソードとダイオードＤ７のカソードの接続点にはＮＰ
Ｎトランジスタ１０のコレクタが接続されている。トラ
ンジスタ９のベースにはＡ選択信号が加えられ、トラン
ジスタ１０のベースにはＢ選択信号が加えられ、これら
トランジスタ９，１０のエミッタは定電流■を出力する
定電流源１１に共通に接続されている。
用いた従来のこのような人力切換回路の一例を示す回路
図である。図において、Ａ入力は第１の人力アンプ１を
介して第１のダイオードブリッジ２のダイオードＤ、の
カソードとダイオードＤ２のアノードの接続点に加えら
れ、Ｂ入力は第２の入力アンプ３を介して第２のダイオ
ードブリッジ４のダイオードＤ５のカソードとダイオー
ドＤ６のアノードの接続点に加えられている。第１のダ
イオードブリッジ２のダイオードＤ４のカソードとダイ
オードＤ３のアノードの接続点および第２のダイオード
ブリッジ４のダイオードＤ８のカソードとダイオードＤ
７のアノードの接続点は出力アンプ５の入力端子に共通
に接続されている。第１のダイオードブリッジ２のダイ
オードＤ１のアノードとダイオードＤ４のアノードの接
続点にはＰＮＰ トランジスタ６のコレクタか接続され
、第２のダイオードブリッジ４のダイオードＤ、のアノ
ードとダイオードＤ８のアノードの接続点にはＰＮＰト
ランジスタ７のコレクタが接続されている。トランジス
タ６のベースにはＡ選択信号が加えられ、トランジスタ
７のベースにはＢ選択信号が加えられ、これらトランジ
スタ６．７のエミッタは定電流Ｉを出力する定電流源８
に共通に接続されている。第１のダイオードブリッジ２
のダイオードＤ２のカソードとダイオードＤ３のカソー
ドの接続点にはＮＰＮトランジスタ９のコレクタが接続
され、第２のダイオードブリッジ４のダイオードＤ６の
カソードとダイオードＤ７のカソードの接続点にはＮＰ
Ｎトランジスタ１０のコレクタが接続されている。トラ
ンジスタ９のベースにはＡ選択信号が加えられ、トラン
ジスタ１０のベースにはＢ選択信号が加えられ、これら
トランジスタ９，１０のエミッタは定電流■を出力する
定電流源１１に共通に接続されている。
このような構成において、Ａ選択信号によりトランジス
タ６，９をオンにすると第１のダイオードブリッジ２か
オンになり、Ａ人力か出力アンプ５に加えられる。また
、Ｂ選択信号によりトランジスタ７．１０をオンにする
と第２のダイオードブリッジ４かオンになり、Ｂ入力が
出力アンプ５に加えられる。
タ６，９をオンにすると第１のダイオードブリッジ２か
オンになり、Ａ人力か出力アンプ５に加えられる。また
、Ｂ選択信号によりトランジスタ７．１０をオンにする
と第２のダイオードブリッジ４かオンになり、Ｂ入力が
出力アンプ５に加えられる。
第５図は第４図で用いるソース定電流源の回路図である
。ＰＮＰ ｌ−ランジスタＱのエミッタは抵抗ＲＥを介
して電源ＶＣＣに接続され、ベースにはベース電圧ＶＢ
が加えられている。トランジスタＱのベース・エミッタ
電圧をＶＢＥとすると、コレクタには、 Ｉ −（Ｖｃｃ （ＶＢＶＢＥ） ｌ ／ ＲＥで表
される電流Ｉが流れることになる。
。ＰＮＰ ｌ−ランジスタＱのエミッタは抵抗ＲＥを介
して電源ＶＣＣに接続され、ベースにはベース電圧ＶＢ
が加えられている。トランジスタＱのベース・エミッタ
電圧をＶＢＥとすると、コレクタには、 Ｉ −（Ｖｃｃ （ＶＢＶＢＥ） ｌ ／ ＲＥで表
される電流Ｉが流れることになる。
ところで、このような回路をディスクリート素子で構成
した場合には配線のり、 Ｃ成分の影響でスイッチン
グ速度が制約されることになり、より高速化を実現する
ためにはＩＣ化が必要になってくる。
した場合には配線のり、 Ｃ成分の影響でスイッチン
グ速度が制約されることになり、より高速化を実現する
ためにはＩＣ化が必要になってくる。
ところが、現時点での高速ＩＣ製造プロセスては超高速
ＰＮＰトランジスタを集積化することは困難であり、Ｎ
ＰＮトランジスタのみて人力切換回路を構成せざるを得
ない。
ＰＮＰトランジスタを集積化することは困難であり、Ｎ
ＰＮトランジスタのみて人力切換回路を構成せざるを得
ない。
第６図はＮＰＮ トランジスタのみて構成される従来の
入力切換回路の一例を示す回路図であり、第４図と同一
の部分には同一の符号を付けてそれらの再説明は省略す
る。図において、第１のダイオードブリッジ２のダイオ
ードＤ１のアノードとダイオードＤ４のアノードの接続
点は抵抗値Ｒを有する抵抗１２を介して電源ｖｃｃに接
続されるとともに第２のダイオードブリッジ４のダイオ
ードＤ６のカソードとダイオードＤ７のカソードの接続
点に接続され、第２のダイオードブリッジ４のダイオー
ドＤ、のアノードとダイオードＤ８のアノードの接続点
は抵抗値Ｒを有する抵抗１３を介して電源■。０に接続
されるとともに第１のダイオードブリッジ２のダイオー
ドＤ２のカソードとダイオードＤ、のカソードの接続点
に接続されている。ここで、抵抗１２．１３の抵抗値Ｒ
は、ダイオードのフォワード電圧をｖＰとすると、Ｒ−
（ＶＣＣ−ＶＦ ）／ Ｉ で表される。
入力切換回路の一例を示す回路図であり、第４図と同一
の部分には同一の符号を付けてそれらの再説明は省略す
る。図において、第１のダイオードブリッジ２のダイオ
ードＤ１のアノードとダイオードＤ４のアノードの接続
点は抵抗値Ｒを有する抵抗１２を介して電源ｖｃｃに接
続されるとともに第２のダイオードブリッジ４のダイオ
ードＤ６のカソードとダイオードＤ７のカソードの接続
点に接続され、第２のダイオードブリッジ４のダイオー
ドＤ、のアノードとダイオードＤ８のアノードの接続点
は抵抗値Ｒを有する抵抗１３を介して電源■。０に接続
されるとともに第１のダイオードブリッジ２のダイオー
ドＤ２のカソードとダイオードＤ、のカソードの接続点
に接続されている。ここで、抵抗１２．１３の抵抗値Ｒ
は、ダイオードのフォワード電圧をｖＰとすると、Ｒ−
（ＶＣＣ−ＶＦ ）／ Ｉ で表される。
〈発明が解決しようとする課題〉
しかし、このような従来の回路構成ではソース定電流源
回路を高精度化することはできず、伝送信号の非直線性
誤差が大きくなってしまうという問題がある。
回路を高精度化することはできず、伝送信号の非直線性
誤差が大きくなってしまうという問題がある。
本発明はこのような点に着目してなされたものであり、
その目的は、抵抗とＮＰＮ トランジスタの高速ＩＣで
高精度のソース定電流源回路を構成することにより、入
力切換回路の高速化及び高精度化を実現することにある
。
その目的は、抵抗とＮＰＮ トランジスタの高速ＩＣで
高精度のソース定電流源回路を構成することにより、入
力切換回路の高速化及び高精度化を実現することにある
。
〈課題を解決するための手段〉
上記課題を解決する本発明は、
定電流源回路により切換駆動され、２系統の入力を選択
的に出力する２個のダイオードブリッジと、 これらダイオードブリッジの出力に追従して変化するレ
ベルシフト電圧を出力するレベルシフト回路を具備し、 該レベルシフト電圧を前記定電流源回路に帰還すること
を特徴とするものである。
的に出力する２個のダイオードブリッジと、 これらダイオードブリッジの出力に追従して変化するレ
ベルシフト電圧を出力するレベルシフト回路を具備し、 該レベルシフト電圧を前記定電流源回路に帰還すること
を特徴とするものである。
く作用〉
本発明の入力切換回路によれば、各ダイオードブリッジ
には入力信号の変化に追従した電流が流れる。
には入力信号の変化に追従した電流が流れる。
これにより、人力信号に対する直線性の優れた高速で高
精度の人力切換回路が得られる。
精度の人力切換回路が得られる。
〈実施例〉
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第１図は本発明の一実施例を示す回路図であり、第６図
と同一の部分には同一の符号を付けてそれらの再説明は
省略する。図において、出力アンプ５はＮＰＮトランジ
スタ１４〜１８．バイアス電流源１９．２０等で帰還型
の高精度アンプとして構成されている。すなわち、トラ
ンジスタ１４のベースにはダイオードブリッジ２，４の
出力端子が接続され、コレクタは電源ｖｃｃに接続され
ている。トランジスタ１４．１５の各エミッタはバイア
ス電流源１つに共通に接続されている。トランジスタ１
５のベースは抵抗値Ｒ１を有する抵抗２１を介してトラ
ンジスタ１６のエミッタとバイアス電流源２０と出力端
子２２の接続点に接続されるとともに、コンデンサ２３
と抵抗２４の直列回路を介してトランジスタ１６のベー
スとトランジスタ１７のエミッタとの接続点に接続され
ている。
と同一の部分には同一の符号を付けてそれらの再説明は
省略する。図において、出力アンプ５はＮＰＮトランジ
スタ１４〜１８．バイアス電流源１９．２０等で帰還型
の高精度アンプとして構成されている。すなわち、トラ
ンジスタ１４のベースにはダイオードブリッジ２，４の
出力端子が接続され、コレクタは電源ｖｃｃに接続され
ている。トランジスタ１４．１５の各エミッタはバイア
ス電流源１つに共通に接続されている。トランジスタ１
５のベースは抵抗値Ｒ１を有する抵抗２１を介してトラ
ンジスタ１６のエミッタとバイアス電流源２０と出力端
子２２の接続点に接続されるとともに、コンデンサ２３
と抵抗２４の直列回路を介してトランジスタ１６のベー
スとトランジスタ１７のエミッタとの接続点に接続され
ている。
コンデンサ２３と抵抗２４の接続点はトランジスタ１５
のコレクタとトランジスタ１７のベースとトランジスタ
１８のエミッタの接続点に接続されている。トランジス
タ１６のコレクタ及びトランジスタ１７のコレクタは電
源ｖｃｃに接続されている。トランジスタ１８のベース
とエミッタ間には抵抗値Ｒ１を有する抵抗２５が接続さ
れ、ベースとコレクタ間には抵抗値Ｒ２を有する抵抗２
６が接続されている。そして、トランジスタ１８のコレ
クタは抵抗２７を介して電源ＶＣＣに接続されている。
のコレクタとトランジスタ１７のベースとトランジスタ
１８のエミッタの接続点に接続されている。トランジス
タ１６のコレクタ及びトランジスタ１７のコレクタは電
源ｖｃｃに接続されている。トランジスタ１８のベース
とエミッタ間には抵抗値Ｒ１を有する抵抗２５が接続さ
れ、ベースとコレクタ間には抵抗値Ｒ２を有する抵抗２
６が接続されている。そして、トランジスタ１８のコレ
クタは抵抗２７を介して電源ＶＣＣに接続されている。
また、トランジスタ１８のコレクタはトランジスタ２８
のベースに接続されている。トランジスタ２８のエミッ
タは抵抗１２と１３の接続点に接続され、コレクタは電
源Ｖ。Ｃに接続されている。
のベースに接続されている。トランジスタ２８のエミッ
タは抵抗１２と１３の接続点に接続され、コレクタは電
源Ｖ。Ｃに接続されている。
このように構成された回路の動作を説明する。
トランジスタ１４と１５は差動アンプを構成していて、
その動作電流は定電流源１９の出力電流Ｉｘに従ってそ
れぞれＩＸ／２に設定されている。
その動作電流は定電流源１９の出力電流Ｉｘに従ってそ
れぞれＩＸ／２に設定されている。
トランジスタ１６．１７は出力バッファを構成している
。そして、出力アンプ５全体のゲインは抵抗値Ｒ２を有
するフィードバック抵抗２１ｊこよりほぼ１になり、出
力電圧Ｖｏｕｔはダイオードブリッジ２，４の出力電圧
ＶＩ −とほぼ等しくなる。
。そして、出力アンプ５全体のゲインは抵抗値Ｒ２を有
するフィードバック抵抗２１ｊこよりほぼ１になり、出
力電圧Ｖｏｕｔはダイオードブリッジ２，４の出力電圧
ＶＩ −とほぼ等しくなる。
トランジスタ１８と抵抗２５．２６はダイオードブリッ
ジ２．４の出力電圧Ｖ！ ″に追従して変化するレベル
シフト電圧ｖｓを出力するレベルシフト回路を構成して
いる。トランジスタ２８はブートストラップ電圧ＶＢＳ
を出力する。該ブートストラップ電圧ＶＢＳは、トラン
ジスタ１６．１７．２８のベース・エミッタ電圧をそれ
ぞれＶＢＥ□６＋ ｖＢＥ１７＋ ＶＲＥ２ｇとする
と、 Ｖｓｓ＝Ｖｏｕｔ ”Ｖ［ｌＥ＋６＋ＶＢＥ！７”Ｖ
Ｓ −ＶＢｖ２ｇになる。簡単のために、トランジス
タ１６，１７１８．２８のベース・エミッタ電圧をＶＲ
Ｅとすると、ブートストラップ電圧ＶＢＳは、 Ｖ ｌ！ｓ＝Ｖ＋ ”（２ＲＩ ”Ｒ２）ＶＢＥ／Ｒ１
になり、入力信号に追従することになる。
ジ２．４の出力電圧Ｖ！ ″に追従して変化するレベル
シフト電圧ｖｓを出力するレベルシフト回路を構成して
いる。トランジスタ２８はブートストラップ電圧ＶＢＳ
を出力する。該ブートストラップ電圧ＶＢＳは、トラン
ジスタ１６．１７．２８のベース・エミッタ電圧をそれ
ぞれＶＢＥ□６＋ ｖＢＥ１７＋ ＶＲＥ２ｇとする
と、 Ｖｓｓ＝Ｖｏｕｔ ”Ｖ［ｌＥ＋６＋ＶＢＥ！７”Ｖ
Ｓ −ＶＢｖ２ｇになる。簡単のために、トランジス
タ１６，１７１８．２８のベース・エミッタ電圧をＶＲ
Ｅとすると、ブートストラップ電圧ＶＢＳは、 Ｖ ｌ！ｓ＝Ｖ＋ ”（２ＲＩ ”Ｒ２）ＶＢＥ／Ｒ１
になり、入力信号に追従することになる。
そして、抵抗１２．１３の抵抗値Ｒ１として、Ｒ，−Ｖ
’ｓ、／Ｉ になるように選択することにより、電流源１１とのマツ
チングがとれ、入力信号に対する直線性も優れたソース
定電流源が構成できる。
’ｓ、／Ｉ になるように選択することにより、電流源１１とのマツ
チングがとれ、入力信号に対する直線性も優れたソース
定電流源が構成できる。
なお、ダイオードは超高速用としてはショットキーダイ
オード、を用い、−船釣なＩＣプロセス用としてはＰＮ
接合ダイオードを用いればよい。
オード、を用い、−船釣なＩＣプロセス用としてはＰＮ
接合ダイオードを用いればよい。
このように構成することにより、ＮＰＮ）ランジスタと
抵抗で構成される一般的な高速ＩＣプロセスの条件下で
入力切換回路の高速、高精度化が図れる。そして、出力
アンプのレベルシフト回路によりブートストラップ電圧
は入力信号の変化に追従することからダイオードブリッ
ジに一定電流が流れることになり、直線性の良いスイッ
チが得られる。
抵抗で構成される一般的な高速ＩＣプロセスの条件下で
入力切換回路の高速、高精度化が図れる。そして、出力
アンプのレベルシフト回路によりブートストラップ電圧
は入力信号の変化に追従することからダイオードブリッ
ジに一定電流が流れることになり、直線性の良いスイッ
チが得られる。
また、第１図の変形回路としては、キャリブレジョン回
路やリセット回路として第２図に示すように例えばＢ入
力か接地された回路が考えられる。
路やリセット回路として第２図に示すように例えばＢ入
力か接地された回路が考えられる。
〈発明の効果〉
以上詳細に説明したように、本発明によれば、抵抗とＮ
ＰＮ トランジスタの高速ＩＣで高精度のソース定電流
源回路を構成することができ、入力切換回路の高速化及
び高精度化を実現できる。
ＰＮ トランジスタの高速ＩＣで高精度のソース定電流
源回路を構成することができ、入力切換回路の高速化及
び高精度化を実現できる。
第１図は本発明の一実施例を示す回路図、第２図は第１
図の変形回路図、第３図は入力切換回路の等価回路図、
第４図はスイッチング素子としてダイオードスイッチを
用いた従来の入力切換回路の一例を示す回路図、第５図
は第４図で用いるソース定電流源の回路図、第６図はＮ
ＰＮトランジスタのみで構成される従来の入力切換回路
の一例を示す回路図である。 １．３・・・入力アンプ ２４・・・ダイオードブリッジ ５・・・出力アンプ ９．１０．１４〜１８．２８・・ＮＰＮ ｌ−ランシス
タ １１．１９．２０・・・電流源 １２．１３，２１．２４〜２７・・・抵抗２３・・・コ
ンデンサ
図の変形回路図、第３図は入力切換回路の等価回路図、
第４図はスイッチング素子としてダイオードスイッチを
用いた従来の入力切換回路の一例を示す回路図、第５図
は第４図で用いるソース定電流源の回路図、第６図はＮ
ＰＮトランジスタのみで構成される従来の入力切換回路
の一例を示す回路図である。 １．３・・・入力アンプ ２４・・・ダイオードブリッジ ５・・・出力アンプ ９．１０．１４〜１８．２８・・ＮＰＮ ｌ−ランシス
タ １１．１９．２０・・・電流源 １２．１３，２１．２４〜２７・・・抵抗２３・・・コ
ンデンサ
Claims (1)
- 【特許請求の範囲】 定電流源回路により切換駆動され、２系統の入力を選択
的に出力する２個のダイオードブリッジと、 これらダイオードブリッジの出力に追従して変化するレ
ベルシフト電圧を出力するレベルシフト回路を具備し、 該レベルシフト電圧を前記定電流源回路に帰還すること
を特徴とする入力切換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18656590A JPH0474016A (ja) | 1990-07-13 | 1990-07-13 | 入力切換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18656590A JPH0474016A (ja) | 1990-07-13 | 1990-07-13 | 入力切換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0474016A true JPH0474016A (ja) | 1992-03-09 |
Family
ID=16190754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18656590A Pending JPH0474016A (ja) | 1990-07-13 | 1990-07-13 | 入力切換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0474016A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006528037A (ja) * | 2003-07-22 | 2006-12-14 | ファーマン，エスター，シー． | 安全装置付き磁気式装身具用留め具 |
-
1990
- 1990-07-13 JP JP18656590A patent/JPH0474016A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006528037A (ja) * | 2003-07-22 | 2006-12-14 | ファーマン，エスター，シー． | 安全装置付き磁気式装身具用留め具 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4642551A (en) | Current to voltage converter circuit | |
| US4647839A (en) | High precision voltage-to-current converter, particularly for low supply voltages | |
| GB2050740A (en) | Signal-processing transistor circuitry with intrisic temperature insensitiivty | |
| JP2669389B2 (ja) | 電圧電流変換回路 | |
| KR980010682A (ko) | 전압-전류 변환 회로 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP2000244261A (ja) | 信号入力回路及びこれを用いた可変利得増幅器 | |
| JPH0474016A (ja) | 入力切換回路 | |
| US6191635B1 (en) | Level shifting circuit having a fixed output common mode level | |
| US6339319B1 (en) | Cascoded current mirror circuit | |
| JPH04127703A (ja) | 演算増幅回路 | |
| KR0161364B1 (ko) | 고입력 임피던스 회로 및 반도체 장치 | |
| JP3507530B2 (ja) | 対数変換回路 | |
| US5204638A (en) | Intrinsic offset recovery circuit particularly for amplifiers | |
| JPH03112214A (ja) | 電圧比較回路 | |
| JPS59104823A (ja) | 波形整形器 | |
| JP2817256B2 (ja) | トラック・ホールド回路 | |
| JP2723563B2 (ja) | 可変電流源 | |
| JPH063868B2 (ja) | 差動型コンパレ−タ回路 | |
| JPH04127602A (ja) | オペアンプの出力回路 | |
| JPH0498683A (ja) | 差動増幅回路 | |
| JPH01168104A (ja) | カレントミラー回路 | |
| JPS62168405A (ja) | クリツプ回路 | |
| JPS60247719A (ja) | バンドギヤツプ基準電圧発生器 | |
| JPS585593B2 (ja) | リヨウハセイリユウカイロ |