JPH0474087A

JPH0474087A - 記録・再生装置

Info

Publication number: JPH0474087A
Application number: JP2186745A
Authority: JP
Inventors: Katsumi Kimura; 勝己木村
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1990-07-13
Filing date: 1990-07-13
Publication date: 1992-03-09
Anticipated expiration: 2016-01-09
Also published as: JP3123063B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、記録・再生装置、特にダビングに好適な記
録・再生装置に関する。

〔発明の概要〕

請求項（１）の発明では、再生装置に於いて、再生され
たクロマ信号のバースト信号レベルを減衰させるバース
トデイエンファシス回路と、低域変換されているクロマ
信号をサブキャリア周波数に変換する周波数変換回路と
、クロストーク除去のためのくし形フィルタと、クロマ
信号の位相を制御するＡＰＣ回路とからなる第１の経路
と、周波数変換用の基準信号を形成する基準信号発生回
路と、低域変換されているクロマ信号を基準信号により
サブキャリア周波数に変換する周波数変換回路とからな
る第２の経路を備え、ダビング時には、第２の経路を選
択し得、請求項（２）の発明では、記録装置に於いて、
クロマ信号のバースト信号レベルを強調させるバースト
エンファシス回路と、クロマ信号のレベルを強調させる
エンファシス回路と、クロマ信号を低域変換する周波数
変換回路と、クロマ信号の位相を制御するＡＰＣ回路と
からなる第１の経路と、周波数変換様の基準信号を出力
する信号発生回路と、信号発生回路から出力される基準
信号或いは、再生されたビデオ信号から形成された周波
数変換用の信号の内の一方を選択するスイッチ回路と、
エンファシス回路、バーストエンファシス回路及びスイ
ッチ回路の動作を制御する手段とからなる第２の経路を
備え、ダビング時には、第２の経路を選択し得ることに
より、ダビング時、第２の経路を選択することによって
、再生装置では、くし形フィルタ、ＡＰＣ回路を経ない
クロマ信号が得られ、また、記録装置では、上述のクロ
マ信号が、エンファシス回路、ＡＰＣ回路を経ないで記
録されるので、ＡＰＣ回路の応答エラーによる悪影響を
解消でき、クロマ信号のヒユー変動を防止でき、また、
くし形フィルタのある第１の経路をバイパスしてダビン
グできるので、垂直方向への色ズレを防止できると共に
、エンファシス回路のある第１の経路をバイパスしてダ
ビングできるので、色の再現性を改善でき、そして、ダ
ビング時のクロマ信号のりニアリテイ劣化による色レベ
ルの変化を防止でき、ダビング時の画質劣化を防止でき
るようにしたものである。

〔従来の技術〕

従来から再生側のビデオテープレコーダで再生されたビ
デオ信号を記録側のビデオテープレコーダに供給して記
録する、いわゆるダビングが行われている。

〔発明が解決しようとする課題〕

ところで、ダビング時或いはダビング時以外の通常時の
いずれにあっても、ビデオ信号の信号処理は同一になさ
れており、ダビングのための特別な対策は施されていな
い場合が多い。このような場合には、以下のような問題
点が発生する。

垂直ブランキング期間内には、バースト信号の存在しな
い期間があり、バースト開始からのＡＰＣ回路に於ける
応答エラーを垂直ブランキング期間内で吸収することが
できず、このため、上述の応答エラーが、クロマ信号の
ヒ、ｚ　　０（ＵＥ）変動となってモニタの画面上部に
発生することがあり、この現象はダビングによって、助
長される傾向があるという問題点がある。

また、トラック間のクロストークをキャンセルするため
にＰＩ処理をしているが、これによる垂直方向の色ズレ
が発生し、この現象はダビングにより加算される傾向が
あるという問題点がある。

エンファシスによるクロマ信号のリニアリティ劣化が、
ダビングにより加算され色レベルの変化が住するという
問題点がある。

従って、この発明の目的は、ダビング用の信号処理経路
を備えている記録・再生装置を提供することにある。

〔課題を解決するための手段〕

請求項（１）の発明にかかる再生装置は、ビデオ信号を
再生し低域変換されているクロマ信号をザブキャリア周
波数に変換して出力する再生装置に於いて、再生された
クロマ信号のバースト信号レベルを減衰させるバースト
デイエンファシス回路と、低域変換されているクロマ信
号をサブキャリア周波数に変換する周波数変換回路と、
クロストーク除去のためのくし形フィルタと、クロマ信
号の位相を制御するＡＰＣ回路とからなる第１の経路と
、周波数変換用の基準信号を形成する基準信号発生回路
と、低域変換されているクロマ信号を基準信号によりサ
ブキャリア周波数に変換する周波数変換回路とからなる
第２の経路を備え、ダビング時には、第２の経路を選択
し得る構成としている。

請求項（２）の発明にかかる記録装置は、ビデオ信号の
クロマ信号を低域変換しビデオ信号を記録する記録装置
に於いて、クロマ信号のバースト信号レベルを強調させ
るバーストエンファシス回路と、クロマ信号のレベルを
強調させるエンファシス回路と、クロマ信号を低域変換
する周波数変換回路と、クロマ信号の位相を制御するＡ
ＰＣ回路とからなる第１の経路と、周波数変換様の基準
信号を出力する信号発生回路と、信号発生回路から出力
される基準信号或いは、再生されたビデオ信号から形成
された周波数変換用の信号の内の一方を選択するスイッ
チ回路と、エンファシス回路、バーストエンファシス回
路及びスイッチ回路の動作を制御する手段とからなる第
２の経路を備え、ダビング時には、第２の経路を選択し
得る構成としている。

〔作用〕

請求項（１）の発明にかかる再生装置では、ダビング時
、第２の経路を選択することによって、再生されたクロ
マ信号が、くし形フィルタ、ＡＰＣ回路を経ないで出力
される。

請求項（２）の発明にかかる記録装置では、ダビング時
、第２の経路を選択することによって、再生すしたクロ
マ信号が、エンファシス回路、バーストエンファシス回
路、ＡＰＣ回路を経ないで記録される。

〔実施例〕

以下、この発明の一実施例について第１図乃至第２図を
参照して説明する。尚、この一実施例では、８ｍ＋ビデ
オテープレコーダを例にして説明している。この一実施
例の説明は、以下の順序にて行われる。

（１）再生系について（２）記録系について（１）再生系について第１図には、この発明にかかる再生装置１のブロック図
を示す。

第１図の構成に於いて、磁気ヘッド２によって磁気テー
プ３から再生されたＲＦ信号ＳＲＦは、アンプ４を介し
てバンドパスフィルタ５に供給されると共に、端子７を
介して図示せぬ輝度信号処理系に供給される。

バンドパスフィルタ５では、（７４３ＫＨｚ）に低域変
換されたクロマ信号ＣＯが得られ、このクロマ信号ＣＯ
がＡＣＣ回路６に供給される。

ＡＣＣ回路６では、クロマ信号ＣＯのレベルが所定の振
幅レベルになるように制御されて遅延回路２１及びバー
ストデイエンファシス回路８に供給される。

バーストデイエンファシス回路８では、クロマ信号ＣＯ
の減衰がなされる。つまり、クロマ信号ＣＯは記録時に
所定のレベル、例えば、（＋６ｄＢ）、強調されている
ので、再生時にエンファシス量に対応する所定レベル（
−６ｄＢ）、減衰されて規定のレベルに戻される。減衰
されたクロマ信号ＣＯは周波数変換回路９に供給される
。

周波数変換回路９では、上述の低域変換されているクロ
マ信号ＣＯと、キャリアインバート回路１０を介して周
波数変換回路１９から供給され周波数が（４，３２ＭＨ
ｚ）とされている信号５Ｔ１９との乗算がなされて出力
信号が形成され、バンドパスフィルタ１１に供給される
。

ビデオ信号は、クロストーク除去のためＰＩ（Ｐｈａｓ
ｅ　Ｉｎｖｅｒｔ）方式で記録されているので、キャリ
アインバート回路１０では信号５Ｔ１９に対し、例えば
、磁気ヘッドが２チヤンネルあったとした場合に片方の
チャンネルで再生されるクロマ信号のＩＨおきに、対応
する信号５Ｔ１９の位相を反転するような制御が行われ
ている。信号５Ｔ１９が周波数変換回路９に供給される
ため、周波数変換回路９からの出力信号のクロマ信号成
分及びクロストーク成分はＩＨおきに位相が反転される
。この結果、全てのＨに於けるクロストーク成分の位相
は同相とされ、また、クロマ信号の連続性が保たれる。

バンドパスフィルタ１１では、周波数変換回路９からの
出力信号の内、（３，５８ＭＨｚ）を中心としてその近
傍の周波数、即ち、（３，５８ＭＨｚ±５００ＫＨｚ”
）の範囲のクロマ信号Ｃ１が得られ、このクロマ信号Ｃ
Ｉがデイエンファシス回路１２に供給される。

デイエンファシス回路１２では、クロマ信号ＣＩのレベ
ルに応じて側帯波にデイエンファシスがかけられて所定
レベルに減衰されくし形フィルタ１３に供給される。

くし形フィルタ１３では、ＩＨ前のクロマ信号Ｃ１と現
在のＨのクロマ信号Ｃ１とが合成されることによって、
クロマ信号Ｃ１の成分が得られると共に、隣接トラック
からのクロストーク成分の除去がなされる。このクロス
トーク除去のなされたクロマ信号Ｃ１は、端子１４から
クロマ信号Ｃ１として取出されると共に、このクロマ信
号Ｃ１のバースト信号がＡＰＣ検波回路１５及びＡＣＣ
検波回路１６に供給される。

ＡＰＣ検波回路１５では、くし形フィルタ１３から供給
されるクロマ信号Ｃ１のバースト信号の周波数（３，５
８ＭＨｚ）と、基準信号発生回路１７から供給される（
３．５８　ＭＨｚ）の基準信号５Ｔ１７との位相比較が
なされ、位相誤差ＥＲＩが制御電圧としてＶＣｏｌＢに
供給される。

ＶＣ０１８では、上述の位相誤差ＥＲＩに応じた周波数
の信号が周波数変換回路１９に供給される。

周波数変換回路１９では、基準信号発生回路１７から供
給される（３．５８　ＭＨｚ）の基準信号５Ｔ１７と、
ＶＣｏｌＢから供給される信号との乗算がなされ、（４
，３２ＭＨｚ）の周波数の信号５Ｔ１９が形成され、こ
の信号５Ｔ１９がキャリアインバート回路１０に供給さ
れる。

キャリアインバート回路１０では、前述したように、例
えば、磁気ヘッドが２チヤンネルあったとした場合に片
方のチャンネルで再生されるクロマ信号Ｃ１のＩＨおき
に、対応する信号５Ｔ１９の位相を反転する制御がなさ
れている。この信号５Ｔ１９が周波数変換回路９に供給
され、前述したような周波数変換がなされる。

このように、周波数が（４，３２ＭＨｚ）とされている
信号５ＴＩ９は、基準信号発生回路１７から供給される
基準信号５Ｔ１７と、クロマ信号Ｃ１のバースト信号と
の位相比較により形成されるため、クロマ信号Ｃ１は基
準信号５Ｔ１７に位相ロックした信号とされる。

ＡＣＣ検波回路１６では、クロマ信号ＣＩのエンベロー
プレベルヲ検出し、このエンベロープレベルに基づいて
、ゲイン制御信号をＡＣＣ回路６に供給してＡＣＣ回路
６のゲイン制御を行う。

上述したバーストデイエンファシス回路８から、周波数
変換回路９、デイエンファシス回路１２及びバンドパス
フィルタ１１を経て、くし形フィルタ１３に至る経路と
、くし形フィルタ１３から更に、ＡＰＣ検波回路１５、
基準信号発生回路１７、ＶＣｏｌＢから周波数変換回路
１９を経て周波数変換回路９に至る経路とから第１の経
路２０が構成される。

また、前述のＡＣＣ回路６は、信号処理の時間合わせの
ための遅延回路２１を介して周波数変換回路２２に接続
されている。

基準信号発生回路２３では、例えば、クリスタル発振器
によって周波数が（４，３２ＭＢ２）とされている基準
信号５Ｔ２３が形成され、この基準信号５Ｔ２３が、キ
ャリアインバート回路２４に供給される。

キャリアインバート回路２４では、前述したように、例
えば、磁気ヘッドが２チヤンネルあったとした場合に片
方のチャンネルで再生されるクロマ信号のＩＨおきに、
対応する基準信号５Ｔ２３の位相を反転する制御がなさ
れている。この基準信号５Ｔ２３が周波数変換回路２２
に供給される。

周波数変換回路２２では、上述の低域変換されているク
ロマ信号ＣＯと、キャリアインバート回路２４を介して
基準信号発生回路２３から供給され周波数が（４，３２
ＭＨｚ）とされている基準信号５Ｔ２３との乗算がなさ
れて出力信号が形成され、バンドパスフィルタ２５に供
給される。

前述のように、ビデオ信号は、クロストーク除去のため
ＰＩ方式で記録されているので、キャリアインバート回
路２４では基準信号５Ｔ２３に対し、例えば、磁気ヘッ
ドが２チヤンネルあったとした場合に片方のチャンネル
で再生されるクロマ信号のＩＨおきに、対応する基準信
号５Ｔ２３の位相を反転するような制御がなされている
。この基準信号５Ｔ２３が周波数変換回路２２に供給さ
れるため、周波数変換回路２２からの出力信号のクロマ
信号成分及びクロストーク成分は、ＩＨおきに位相が反
転される。この結果、全てのＨに於けるクロストーク成
分の位相は同相とされ、また、クロマ信号の連続性が確
保される。

バンドパスフィルタ２５では、周波数変換回路２２から
の出力信号の内、（３，５８ＭＨｚ）を中心としてその
近傍の周波数、即ち、（３，５８ＭＨｚ±５００ＫＨｚ
）の範囲のクロマ信号Ｃ２が得られ、このクロマ信号Ｃ
２が端子２６から取出される。

上述の遅延回路２１から周波数変換回路２２、基準信号
発生回路２３、キャリアインバート回路２４を経てバン
ドパスフィルタ２５、端子２６に至る破線で囲まれた経
路が第２の経路２７とされる。

（２）記録系について第２図には、この発明にかかる記録装置３５のブロック
図を示す。

第２図の構成に於いて、再生装置１側に於ける第１の経
路２０から供給されるクロマ信号Ｃ１が、端子３６を介
してスイッチ回路３７の端子３７ａに供給され、また、
再生装置１側に於ける第２の経路２７から供給されるク
ロマ信号Ｃ２が、端子６３を介してスイッチ回路３７の
端子３７ｂに供給される。上述のスイッチ回路３７を経
た信号は、ＡＣＣ回路３８に供給される。

ＡＣＣ回路３８では、クロマ信号Ｃ１、Ｃ２の内から選
択された一方のクロマ信号Ｃのレベルが所定の振幅レベ
ルになるように制御されて、エンファシス回路３９及び
検波回路４０に供給される。

エンファシス回路３９では、クロマ信号Ｃのレベルに応
じて側帯波にエンファシスがかけられて所定レベルに強
調され、バーストエンファシス回路４１に供給される。

バーストエンファシス回路４１では、クロマ信号Ｃの強
調がなされる。つまり、クロマ信号Ｃは、記録時に所定
のレベル、例えば、（＋６ｄＢ）、エンファシスされる
。エンファシスされたクロマ信号Ｃは周波数変換回路４
２に供給される。

検波回路４０では、上述のクロマ信号Ｃと、クリスタル
発振回路４３から供給される（３．５８　ＭＨｚ）の信
号５Ｔ４３との位相比較がなされ、位相誤差ＥＲ２が形
成されてクリスタル発振回路４３に供給される。

クリスタル発振回路４３では、上述の位相誤差ＥＲ２に
基づいて信号の発振周波数を変化させる。

この信号５Ｔ４３は、上述のように検波回路４０にフィ
ードバックされると共に、周波数変換回路４４に供給さ
れる。この信号５Ｔ４３は、クロマ信号Ｃのバースト信
号にロックされている。

また、端子４５から供給される輝度信号Ｙは、同期信号
分離回路４６に供給される。

同期信号分離回路４６では、輝度信号Ｙから水平同期信
号が分離され、ＡＦＣ検波回路４７に供給される。

”　ＡＦＣ検波回路４７、ＶＣ０４８、分周回路４９と
によって、ＡＦＣループが構成される。

ＡＦＣ検波回路４７には、上述の水平同期信号と、ＶＣ
０４Ｂから分周回路４９を介して供給される水平走査周
波数ｆＨの信号との比較がなされ、周波数誤差に比例し
た電圧出力がＶＣ０４Ｂに供給される。

ＶＣ０４Ｂでは、上述の周波数誤差に比例した電圧出力
によって信号５Ｔ４Ｂの発振周波数が制御され、周波数
が、例えば、（４７，２５ｆ　Ｈ＝７４３　ＫＨｚ）と
されている信号５７４Ｂが分周回路４９及び周波数変換
回路４４に供給される。この信号５Ｔ４８は、輝度信号
ＹにＡＦＣロックされている。

分周回路４９では、上述の信号５７４Ｂの周波数が、所
定の分周比にて分周されて水平走査周波数ｆＨに略等し
い信号が形成され、この信号がＡＦＣ検波回路４７に戻
される。

周波数変換回路４４では、クリスタル発振回路４３から
供給されバースト信号にロックされている（３．５８　
ＭＨｚ）の信号５Ｔ４３と、ＶＣ０４Ｂから供給され輝
度信号ＹにＡＦＣロックされている（４７．２５ｆ　Ｆ
ｌ　＝７４３　ＫＨｚ）の信号５Ｔ４８との乗算がなサ
レ、（４，３２ＭＨｚ）の周波数の信号５Ｔ４４が形成
されスイッチ回路５０に供給される。

一方、基準信号発生回路５１からは、（４、３２ＭＨｚ
）の周波数の基準信号５Ｔ５１がスイッチ回路５０に供
給される。

スイッチ回路５０では、後述する制御信号Ｓｃに基づい
て、信号５Ｔ４４と基準信号５Ｔ５１の内、一方が選択
されて信号５Ｔ５０とされ、キャリアインバート回路５
２に供給される。

キャリアインバート回路５２は、再生系に於けるキャリ
アインバート回路１０．２４と同様に、例えば、磁気ヘ
ッドが２チヤンネルあったとした場合に片方のチャンネ
ルで再生されるクロマ信号のＩＨおきに、対応する基準
信号５Ｔ５０の位相を反転する制御がなされている。こ
の基準信号５Ｔ５０が周波数変換回路４２に供給される
。

周波数変換回路４２では、キャリアインバート回路５２
から供給される（４．３２　ＭＨｚ）の周波数の信号５
Ｔ５０と、バーストエンファシス回路４１から供給され
る（Ｌ５８　ＭＨｚ）の周波数の信号５Ｔ４１とによっ
て乗算がなされ、出力信号が形成されてバンドパスフィ
ルタ５３に供給される。

バンドパスフィルタ５３では、周波数変換回路４２から
の出力信号の内、７４３　Ｋ１１ｚを中心としてその近
傍の周波数、即ち、（７４３Ｋｔｌｚ±５００　ＫＨｚ
）に低域変換されＡＦＣロックされたクロマ信号Ｃ３が
出力され、加算回路５４に供給される。

加算回路５４では、端子５５を介して供給されＦＭ変調
されている輝度信号Ｙと、上述のクロマ信号Ｃ３が加算
され、記録用のＲＦ信号ＳＲＦが形成される。

このＲＦ信号Ｓｌ？Ｆは、アンプ５６を介して磁気ヘッ
ド５７によって磁気テープ５８に記録される。

第２図中、制御信号ライン５９、スイッチ回路５０、基
準信号発生回路５１等の破線で囲まれた部分によって、
第２の経路６０が構成され、破線で囲まれていない部分
で、第１の経路６１が構成されている。

上述の制御信号ライン５９によって、制御信号Ｓｃが端
子６２を介して供給されると、スイッチ回路３７では端
子３７ｂ、３７ｃが接続されて再生袋ｆｌ側に於ける第
２の経路２７からのクロマ信号Ｃ２を選択するような制
御がなされ、また、エンファシス回路３９、バーストエ
ンファシス回路４１では、入力されたクロマ信号Ｃ２が
処理されることなくそのまま出力され、そして、スイッ
チ回路５０では、基準信号発生回路５１から出力される
（４．３２　ＭＨｚ）の周波数の基準信号５Ｔ５１が選
択されるようになされる。

次いで、再生装置ｌの第２の経路２７及び、記録装置３
５の第２の経路６０を使用して行われるダビング時の回
路動作について説明する。

再生装置１の磁気ヘッド２によって、磁気テープ３から
再生されたＲＦ信号ＳＩ？Ｆは、アンプ４を介してバン
ドパスフィルタ５に供給され、このバンドパスフィルタ
５にてクロマ信号ＣＯが取出される。

二のクロマ信号ＣＯは、ＡＣＣ回路６にて所定の振幅レ
ベルになるように制御され、遅延回路２１を経て周波数
変換回路２２に供給される。

周波数変換回路２２では、再生された低域変換されてい
るクロマ信号ＣＯと、基準信号発生回路２３から供給さ
れる（４．３２　ＭＨｚ）の基準信号５Ｔ２３との乗算
がなされ、バンドパスフィルタ２５を経ることによって
、（３，５８ＭＨｚ±５００　ＫＨｚ）のクロマ信号Ｃ
２が再生され、端子２６を介して記録装置ｉ’３５例の
端子６３に供給される。

このダビング時、記録装置３５では、端子６２を介して
図示せぬシステムコントローラから供給される制御信号
Ｓｃが、制御信号ライン５９によってスイッチ回路３７
、エンファシス回路３９、バーストエンファシス回路４
１、スイッチ回路５０等に供給されている。

上述の制御信号Ｓｃが供給されると、スイッチ回路３７
では端子３７ｂ、３７ｃが接続されて再主装置１側に於
ける第２の経路２７からのクロマ信号Ｃ２を選択するよ
うな制御がなされ、また、エンファシス回路３９、バー
ストエンファシス回路４１では、入力されたクロマ信号
Ｃ２に対して何らの処理を施すことなくそのまま出力さ
れ、そして、スイッチ回ｉ５０では、基準信号発生回路
５１から出力される（４．３２　ＭＨｚ）の周波数の基
準信号５Ｔ５１が選択されるようになされる。

従って、端子３６を介して供給されるクロマ信号Ｃ２が
スイッチ回路３７、ＡＣＣ回ＩＭｒＳ８、エンファシス
回路３９、バーストエンファシス回路４１を経て周波数
変換回路４２に供給される。

周波数変換回路４２では、基準信号発生回路５１から供
給される（４．３２　Ｍ［ｌｚ）の基準信号５Ｔ５１と
、上述のクロマ信号Ｃ２との乗算がなされ、上述のクロ
マ信号Ｃ２の周波数と基準信号５Ｔ５１の周波数との和
と差の周波数を有する出力信号が形成されてバンドパス
フィルタ５３に供給される。

バンドパスフィルタ５３では、出力信号の内から、（７
４３ＫＨｚ±５００　Ｋ）ｌｚ）に低域変換されたりｏ
ｖ信号Ｃ３が得られ、このクロマ信号Ｃ３が加算回路５
４に供給される。

加算回路５４では、端子５５を介して供給されＦＭ変調
されている譚度信号Ｙと、上述のクロマ信号Ｃ３が加算
され、記録用のＲＦ信号ＳＲＦが形成される。このＲＦ
信号ＳＲＦは、アンプ５６を介して磁気ヘッド５７によ
って磁気テープ５８に記録される。

このように、再生装置１、記録装置３５共に、第２の経
路２７．６０を選択するダビング時では、再生装置１、
記録装置３５共に、上述の第１の経路２０．６１に属す
る回路ブロックがバイパスされ、クロマ信号は、第２の
経路２７．６０で伝送される。

これによって、再生装置１では、くし形フィルタ１３、
ＡＰＣ回路を経ないクロマ信号が得られ、また、記録装
置３５では、上述のクロマ信号が、エンファシス回路３
９、バーストエンファシス回路４１、ＡＰＣ回路を経な
いで記録されるので、ＡＰＣ回路、ＡＦＣ回路をバイパ
スし、所定周波数のキャリアでクロマ信号を所定の周波
数に変換して再生、記録でき、ＡＰＣ回路の応答エラー
による悪影響を解消でき、クロマ信号のヒユー変動を防
止でき、また、くし形フィルタのある第１の経路をバイ
パスしてダビングできるので、垂直方向への色ズレを防
止できると共に、エンファシス回路のある第１の経路を
バイパスしてダビングできるので、色の再現性を改善で
き、そして、ダビング時のクロマ信号のリニアリティ劣
化による色レベルの変化を防止できる。

従って、ダビング時の画質劣化を防止できる。

また、再生装置１に周波数変換回路２２を追加すること
によって、ＡＰＣ応答エラーの累積が防止され、カラー
ロックは正常なものが得られる。

再生装置１に周波数変換回路２２を追加し、この周波数
変換回路２２に於ける入力信号に基づいて、キャリアイ
ンバート処理を行うため、ダビング時に於けるクロマ信
号の位相連続性を保つことができる。

この一実施例によれば、記録装置３５の第２の経路６０
を第２図中、破線で示されるように設定しているが、こ
れに限定されるものではなく、例えば、基準信号発生回
路５１と、新たな周波数変換回路を独立的に設け、クロ
マ信号Ｃ２を新たに設けた周波数変換回路に供給して（
４，３２ＭＨｚ）の基準信号を形成するようにしてもよ
い。

また、この一実施例では、８ｍビデオテープレコーダを
例にして説明しているが、これに限定されるものではな
く、他のビデオテープレコーダに対しても適用可能なこ
とは勿論である。

〔発明の効果〕

この発明にかかる再生装置では、ダビング時、第２の経
路を選択することによって、くし形フィルタ、ＡＰＣ回
路を経ないクロマ信号が得られ、また、記録装置では、
上述のクロマ信号が、エンファシス回路、ＡＰＣ回路を
経ないで記録されるので、ＡＰＣ回路の応答エラーによ
る悪影響を解消でき、クロマ信号のヒユー変動を防止で
きるという効果があり、また、くし形フィルタのある第
１の経路をバイパスしてダビングできるので、垂直方向
への色ズレを防止できると共に、エンファシス回路のあ
る第１の経路をバイパスしてダビングできるので、色の
再現性を改善できるという効果があり、そして、ダビン
グ時のクロマ信号のりニアリテイ劣化による色レベルの
変化を防止できるという効果がある。

上述の効果によって、ダビング時の画質劣化を防止でき
るという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例の再往系を示すブロック図
、第２図は一実施例の記録系を示すブロック図である。図面における主要な符号の説明１：再生装置、８：バーストデイエンファシス回路、９．１９．２２．４２．４４：周波数変換回路、１１：
バンドバスフィルタ、１３：＜Ｌ形フィルタ、１５：ＡＰＣ検波回路、１８　：　ＶＣＯｌ２０．６１：第１の経路、２３．５１：基準信号発生回路、２７．６０：第２の経路、３５：記録装置、４１：バーストエンファシス回路、４３：クリスタル発振回路、５０：スイッチ回路、５９：制御信号ライン、Ｃ，Ｃ０５ＣＬ　Ｃ２、Ｃ３：クロマ信号、Ｓｃ：制御
信号、５Ｔ５１　：基準信号、５Ｔ４４　：信号。

Claims

【特許請求の範囲】

（１）ビデオ信号を再生し低域変換されているクロマ信
号をサブキャリア周波数に変換して出力する再生装置に
於いて、再生されたクロマ信号のバースト信号レベルを減衰させ
るバーストデイエンファシス回路と、低域変換されてい
るクロマ信号をサブキャリア周波数に変換する周波数変
換回路と、クロストーク除去のためのくし形フィルタと
、クロマ信号の位相を制御するＡＰＣ回路とからなる第
１の経路と、周波数変換用の基準信号を形成する基準信
号発生回路と、上記低域変換されているクロマ信号を上
記基準信号によりサブキャリア周波数に変換する周波数
変換回路とからなる第２の経路を備え、ダビング時には
、上記第２の経路を選択し得ることを特徴とする再生装
置。
（２）ビデオ信号のクロマ信号を低域変換し上記ビデオ
信号を記録する記録装置に於いて、上記クロマ信号のバースト信号レベルを強調させるバー
ストエンファシス回路と、上記クロマ信号のレベルを強
調させるエンファシス回路と、クロマ信号を低域変換す
る周波数変換回路と、クロマ信号の位相を制御するＡＰ
Ｃ回路とからなる第１の経路と、周波数変換用の基準信号を出力する信号発生回路と、上
記信号発生回路から出力される基準信号或いは、再生さ
れたビデオ信号から形成された周波数変換用の信号の内
の一方を選択するスイッチ回路と、上記エンファシス回
路、上記バーストエンファシス回路及び上記スイッチ回
路の動作を制御する手段とからなる第２の経路を備え、ダビング時には、上記第２の経路を選択し得ることを特
徴とする記録装置。