JPH0474446A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0474446A
JPH0474446A JP2189101A JP18910190A JPH0474446A JP H0474446 A JPH0474446 A JP H0474446A JP 2189101 A JP2189101 A JP 2189101A JP 18910190 A JP18910190 A JP 18910190A JP H0474446 A JPH0474446 A JP H0474446A
Authority
JP
Japan
Prior art keywords
semiconductor chip
chip electrode
electrode
bonding wire
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2189101A
Other languages
English (en)
Inventor
Masanobu Hirose
広瀬　雅庸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP2189101A priority Critical patent/JPH0474446A/ja
Publication of JPH0474446A publication Critical patent/JPH0474446A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07553—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、パッケージの電極と半導体チップ上の電極と
を金属配線（以下ボンディングワイヤーと記す）で接線
した半導体装置に関する。
従来の技術 近年、半導体集積回路の高集積化に伴い、半導体チップ
およびパッケージの大型化が進んでおり、パッケージか
らチップにかかる応力も増大し、種々の問題が発生して
いる。
以下従来のパッケージの電極と半導体チップ上の電極を
ボンディングワイヤーで接続した半導体装置について説
明する。
第２図は従来の半導体チップ電極とボンディングワイヤ
ーの接続部であり、１０１はボンディングワイヤー、１
０２は表面保護膜、１０３は半導体チップ電極、１０４
は絶縁膜、１０５は半導体基板である。従来は、パッケ
ージ電極と絶縁膜１０４上に形成された平坦な形状の前
記半導体装チップ電極１０３をボンディングワイヤー１
０１で接続していた。
発明が解決しようとする課題 このような従来の半導体装置では、ボンディングワイヤ
ー１０１に多大な応力が加わった場合、ボンディングワ
イヤー１０１が半導体チップ電極１０３から剥れたり、
ボンディングワイヤー１０１と半導体チップ電極１０３
との導通状態が悪化し、電気的特性の劣化をまねくとい
う課題を有していた。
本発明は上記課題を解決するもので、ボンディングワイ
ヤーと半導体チップ電極の接合強度を増大し、接続不良
のない高品質の半導体装置を提供することを目的とする
ものである。
課題を解決するための手段 本発明は上記目的を達成するために、半導体チップ電極
の断面形状を凹凸にした構成による。
作用 本発明は上記した構成により、ボンディングワイヤーに
多大な応力が加わっても半導体チップ電極の凹凸によっ
て、ボンディングワイヤーか半導体チップ電極から剥れ
るのを防ぐとともに、ボンディングワイヤーと半導体チ
ップ電極との接合面積が増加することになり、接合強度
の向上につながる。
実施例 以下本発明の一実施例について図面を参照しながら説明
する。
第１図は本発明の一実施例に半導体チップ電極とボンデ
ィングワイヤーの接続部である。
第１図において、１はボンディングワイヤー２は半導体
チップ電極、３は配線層、４は層間絶縁膜、５は絶縁膜
、６は表面保護膜、７は半導体基板である。
絶縁膜５上に配線層３をマトリックス状に形成し、その
上に層間絶縁膜４を形成する。さらにその層間絶縁膜４
の上に半導体チップ電極２を形成することにより、配線
層３が存在する所は凸、存在しない所は凹となり、凹凸
の断面形状を有する半導体チップ電極２を形成すること
かできる。
以上のように構成された半導体チップ電極２にボンディ
ングワイヤー１を接続すると、半導体チップ電極２とボ
ンディングワイヤー１との接合面積が非常に大きくなり
、接合強度は大きく増加する。また接合部が凹凸形状に
なっているので横方向の応力に対しても非常に強くなり
、ボンディングワイヤー１の剥離や、導通状態が悪化す
るのを防くことができる。
なお、本実施例では、配線層３の配線幅および配線スペ
ースを小さくした方が接合強度が増すことは言うまでも
ない。また本実施例では、半導体チップ電極２と半導体
基板７の間に層間絶縁膜４を介して半導体チップ電極２
よりも幅の狭い配線層を１層だけ設けた場合について述
べたが、順次層間絶縁膜を介して２層以上積層して設け
ることができる。
発明の効果 以上の実施例から明らかなように本発明によれば、半導
体チップ電極の断面形状を凹凸にしているので、ボンデ
ィングワイヤーと半導体チップ電極の接合強度を大きく
でき、ボンディングワイヤーに多大な応力が加わった場
合でも、剥離や導電状態の悪化を防止でき、高品質およ
び高歩留りの半導体装置を提供できる。
【図面の簡単な説明】
第１図（ａ）は本発明の一実施例の半導体装置の主要部
である半導体チップ電極にボンディングワイヤーを接続
させた場合の様子を示す上面図、同図（ｂ）はその断面
図である。第２図（ａ）は従来の半導体装置の主要部で
ある半導体チップ電極にボンディングワイヤーを接続さ
せた場合の様子を示す上面図、同図（ｂ）はその断面図
である。 １・・・・・・ボンディングワイヤー（金属配線）、２
・・・・・・半導体チップ電極、３・・・・・・配線層
、４・・・・・・層間絶縁膜、７・・・・・・半導体基
板。 代理人の氏名　弁理士　粟野重孝　はか１名弔 図

Claims (2)

    【特許請求の範囲】
  1. （１）パッケージの電極と金属配線で接続される半導体
    チップ電極の断面形状を凹凸としたことを特徴とする半
    導体装置。
  2. （２）半導体チップ電極と半導体基板の間に層間絶縁膜
    を介して、前記半導体チップ電極よりも幅の狭い配線層
    を１本以上形成したことを特徴とする請求項（１）記載
    の半導体装置。
JP2189101A 1990-07-16 1990-07-16 半導体装置 Pending JPH0474446A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2189101A JPH0474446A (ja) 1990-07-16 1990-07-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2189101A JPH0474446A (ja) 1990-07-16 1990-07-16 半導体装置

Publications (1)

Publication Number Publication Date
JPH0474446A true JPH0474446A (ja) 1992-03-09

Family

ID=16235373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2189101A Pending JPH0474446A (ja) 1990-07-16 1990-07-16 半導体装置

Country Status (1)

Country Link
JP (1) JPH0474446A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE40819E1 (en) 1995-12-21 2009-07-07 Micron Technology, Inc. Semiconductor device with improved bond pads

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE40819E1 (en) 1995-12-21 2009-07-07 Micron Technology, Inc. Semiconductor device with improved bond pads

Similar Documents

Publication Publication Date Title
US4244002A (en) Semiconductor device having bump terminal electrodes
JPH05109813A (ja) 半導体装置
JPH05226339A (ja) 樹脂封止半導体装置
JPH0474446A (ja) 半導体装置
JPS59229850A (ja) 半導体装置
JP3608393B2 (ja) 半導体装置
JPH03218658A (ja) リードフレーム及び半導体装置
JPS63308924A (ja) 半導体装置
JP2928611B2 (ja) 樹脂封止半導体装置
JPS61170056A (ja) 半導体装置の電極材料
JPH01179434A (ja) 半導体集積回路装置
JP2587722Y2 (ja) 半導体装置
JPH01120040A (ja) 半導体装置
JPH0414833A (ja) 半導体装置
JP3005545B1 (ja) 半導体集積回路装置
JPH08181164A (ja) 半導体装置
JPS5929430A (ja) 半導体装置
JPS60242643A (ja) 電子部品の配線
JPS6050944A (ja) 多層配線
JPH03211838A (ja) 半導体装置
JPH03278551A (ja) 半導体装置
JPS62237748A (ja) 半導体装置の製造方法
JPS59112638A (ja) 半導体装置
JPH065781A (ja) 半導体装置
JP2003152160A (ja) 電子パワーデバイス及びその製作方法