JPH0475448U - - Google Patents

Info

Publication number
JPH0475448U
JPH0475448U JP11877890U JP11877890U JPH0475448U JP H0475448 U JPH0475448 U JP H0475448U JP 11877890 U JP11877890 U JP 11877890U JP 11877890 U JP11877890 U JP 11877890U JP H0475448 U JPH0475448 U JP H0475448U
Authority
JP
Japan
Prior art keywords
circuit
input
data
fifo memory
read lock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11877890U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP11877890U priority Critical patent/JPH0475448U/ja
Publication of JPH0475448U publication Critical patent/JPH0475448U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)

Description

【図面の簡単な説明】
第１図は、この考案の一実施例を示す回路の構
成図、第２図は従来の回路を示す構成図である。 図において、１はイネーブル信号、２はデータ
信号、３はクロツク信号、４は入力インタフエー
ス回路、５はＥＮ、６はＤＡＴＡ、７はＣＬＫ、
８は誤り検出回路、９はＤＥＴ信号、１０はＯＲ
ゲート、１１はＦＩＦＯメモリ、１２はリードロ
ツク発生回路、１３はリードロツク信号、１４ａ
はＤＡＴＡ３、１４ｂはＤＡＴＡ４、１５はＳＤ
ＡＴＡ、１６はリセツト信号、１７はプライオリ
テイエンコーダ回路、１８はセレクト信号、１９
はセレクタ回路、２０はリードロツク計数回路で
ある。なお、図中同一符号は同一または相当部分
を示す。

Claims (1)

    【実用新案登録請求の範囲】
  1. 複数の外部装置から入力されるイネーブル信号
    とデータとクロツクを入力する複数のインタフエ
    ース回路と、上記複数の入力インタフエース回路
    それぞれにつながりデータの誤りを検出する誤り
    検出回路と、上記の複数誤り検出回路出力信号の
    出力をエンコードするプライオリテイエンコーダ
    と、上記入力データを蓄積するＦＩＦＯメモリと
    、上記複数の入力インタフエース回路の出力と入
    力データを蓄積したＦＩＦＯメモリの出力を上記
    プライオリテイエンコーダの出力信号によつて制
    御されるセレクタと、上記プライオリテイエンコ
    ーダの出力信号によつてＦＩＦＯメモリのデータ
    を読み出すリードロツク発生回路と、上記リード
    ロツク発生回路のクロツクを計数するリードロツ
    ク計数回路とで構成された入力信号選択回路。
JP11877890U 1990-11-13 1990-11-13 Pending JPH0475448U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11877890U JPH0475448U (ja) 1990-11-13 1990-11-13

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11877890U JPH0475448U (ja) 1990-11-13 1990-11-13

Publications (1)

Publication Number Publication Date
JPH0475448U true JPH0475448U (ja) 1992-07-01

Family

ID=31866741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11877890U Pending JPH0475448U (ja) 1990-11-13 1990-11-13

Country Status (1)

Country Link
JP (1) JPH0475448U (ja)

Similar Documents

Publication Publication Date Title
JPH0475448U (ja)
JPH0444749U (ja)
JPS60184352U (ja) 入力信号選択回路
JPS61176465U (ja)
JPS59130144U (ja) パリテイ・チエツク回路
JPH0681163B2 (ja) 有効デ−タ抽出回路
JPS60169947U (ja) パラレル／シリアル変換回路
JPH0187446U (ja)
JPS61220042A (ja) メモリアクセス制御方式
JPS59119644U (ja) ゲ−トアレ−ｉｃ
JPH03115449U (ja)
JPH03115448U (ja)
JPS58187834U (ja) デ−タ選択回路
JPS5837229U (ja) 論理回路
JPS62175499U (ja)
JPS6127785B2 (ja)
JPH03119202U (ja)
JPH0392830U (ja)
JPS6113398U (ja) 集積回路
JPS62164693U (ja)
JPH0386456U (ja)
JPS5847945U (ja) 要求信号処理回路
JPH01135550U (ja)
JPS63146772U (ja)
JPH0226823U (ja)