JPH0475530B2 - - Google Patents
Info
- Publication number
- JPH0475530B2 JPH0475530B2 JP58251215A JP25121583A JPH0475530B2 JP H0475530 B2 JPH0475530 B2 JP H0475530B2 JP 58251215 A JP58251215 A JP 58251215A JP 25121583 A JP25121583 A JP 25121583A JP H0475530 B2 JPH0475530 B2 JP H0475530B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- load
- gate
- variable resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/12—Regulating voltage or current wherein the variable actually regulated by the final control device is AC
- G05F1/40—Regulating voltage or current wherein the variable actually regulated by the final control device is AC using discharge tubes or semiconductor devices as final control devices
- G05F1/44—Regulating voltage or current wherein the variable actually regulated by the final control device is AC using discharge tubes or semiconductor devices as final control devices semiconductor devices only
- G05F1/445—Regulating voltage or current wherein the variable actually regulated by the final control device is AC using discharge tubes or semiconductor devices as final control devices semiconductor devices only being transistors in series with the load
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は交流電源に接続される比較的軽負荷の
電圧制御を行うもので、主として、誘導電動機の
速度制御、電灯、ヒータ等の電力制御等に適す
る。
電圧制御を行うもので、主として、誘導電動機の
速度制御、電灯、ヒータ等の電力制御等に適す
る。
従来例の構成とその問題点
従来例について第１図〜第３図を用いて説明す
る。
る。
第１図は一般に広く知られる出力電圧可変型単
巻変圧器（以下スライダツクと呼ぶ）を示す。１
は交流電源、２はスライダツク、３はスライダツ
ク２の出力タツプ、４は負荷である。いまスライ
ダツク２の入力に出力された交流電源１の電源電
圧VLは、出力タツプ３の位置により比例的に減
少して、負荷４に負荷電圧VLとして印加される。
電源電圧VIと、負荷電圧VLの様子を、第３図に
それぞれ実線及び、破線を用いて示す。
巻変圧器（以下スライダツクと呼ぶ）を示す。１
は交流電源、２はスライダツク、３はスライダツ
ク２の出力タツプ、４は負荷である。いまスライ
ダツク２の入力に出力された交流電源１の電源電
圧VLは、出力タツプ３の位置により比例的に減
少して、負荷４に負荷電圧VLとして印加される。
電源電圧VIと、負荷電圧VLの様子を、第３図に
それぞれ実線及び、破線を用いて示す。
スライダツク２により交流出力電圧を可変する
方式は構造が簡単で、割合安価なため広く使用さ
れているが、欠点としては、重量が重く、構造が
機械的であるため、システムとして制御するには
不適であるということが上げられる。また、出力
電圧を決定する要因は、機械的な接触による為、
長期信頼性、環境信頼性が低いという問題点もあ
る。
方式は構造が簡単で、割合安価なため広く使用さ
れているが、欠点としては、重量が重く、構造が
機械的であるため、システムとして制御するには
不適であるということが上げられる。また、出力
電圧を決定する要因は、機械的な接触による為、
長期信頼性、環境信頼性が低いという問題点もあ
る。
次に電子式の交流電圧可変方式の一例を第２図
に示す。
に示す。
５，６はダイオード、７はNPNトランジスタ、
８はPNPトランジスタ、９は固定抵抗器、１０
は可変抵抗器である。１及び４は第１図と共通で
ある。
８はPNPトランジスタ、９は固定抵抗器、１０
は可変抵抗器である。１及び４は第１図と共通で
ある。
固定抵抗器９及び可変抵抗器１０によりNPN
トランジスタとPNPトランジスタ８のそれぞれ
ベース電圧が決定され、エミツタの電位が決定
し、従つて負荷４に印加される電圧が決まる。交
流電源１の正相及び逆相にそれぞれのトランジス
タ７，８が対応し、交流電源１と、負荷４に印加
される電圧との差、即ち電圧降下分はトランジス
タ７及び８のVCEとして消費される。ダイオード
５及び６はそれぞれのトランジスタ７，８が逆バ
イアスされた際のベースコレクタ電流を阻止する
為に必要である。
トランジスタとPNPトランジスタ８のそれぞれ
ベース電圧が決定され、エミツタの電位が決定
し、従つて負荷４に印加される電圧が決まる。交
流電源１の正相及び逆相にそれぞれのトランジス
タ７，８が対応し、交流電源１と、負荷４に印加
される電圧との差、即ち電圧降下分はトランジス
タ７及び８のVCEとして消費される。ダイオード
５及び６はそれぞれのトランジスタ７，８が逆バ
イアスされた際のベースコレクタ電流を阻止する
為に必要である。
第２図の回路によつても電源電圧VI及び負荷
電圧VLの電圧波形は第３図の様になる。
電圧VLの電圧波形は第３図の様になる。
第２図によれば、可変抵抗器１０を可変するこ
とにより負荷電圧VLを可変することができるが、
主に電力消費を行うトランジスタ７，８が２素子
となること、相互のコレクタに絶縁が必要なこと
等により、小型化、低価格化に限界がある。また
トランジスタ７，８のベースに入つている可変抵
抗器１０の両端には負荷電圧VLが常に印加され
ており、結局、可変抵抗器１０には交流電源１の
電圧VI相当の耐圧が必要になり、更に出力を安
全に可変操作するために絶縁も必要になる。従つ
てこの回路をマイクロコンピユータ等を用いてシ
ステム化するためには、絶縁、高耐圧の制御素子
が必要となり、コンパクトなシステムには適合し
なくなつてしまう。
とにより負荷電圧VLを可変することができるが、
主に電力消費を行うトランジスタ７，８が２素子
となること、相互のコレクタに絶縁が必要なこと
等により、小型化、低価格化に限界がある。また
トランジスタ７，８のベースに入つている可変抵
抗器１０の両端には負荷電圧VLが常に印加され
ており、結局、可変抵抗器１０には交流電源１の
電圧VI相当の耐圧が必要になり、更に出力を安
全に可変操作するために絶縁も必要になる。従つ
てこの回路をマイクロコンピユータ等を用いてシ
ステム化するためには、絶縁、高耐圧の制御素子
が必要となり、コンパクトなシステムには適合し
なくなつてしまう。
発明の目的
本発明は上記従来例の問題を克服し、単純な回
路構成で、システム化も可能な、比較的軽負荷を
対象とした電力コントロールを目的とするもので
ある。
路構成で、システム化も可能な、比較的軽負荷を
対象とした電力コントロールを目的とするもので
ある。
発明の構成
第４図に本発明の構成図を示す。
１１はダイオードブリツジ、１２はパワー
MOSFET（以下FETと略す）である。また１８
はダイオードである。
MOSFET（以下FETと略す）である。また１８
はダイオードである。
すなわち本発明では単相交流電源１より、一端
を負荷４を介し、他端を直接に、それぞれダイオ
ードブリツジ１１の交流入力に接続し、前記ダイ
オードブリツジ１１の直流出力に、前記FET１
２のドレイン及び、ソースを接続し、前記ドレイ
ン及びソースに並列に、固定抵抗器９及び可変抵
抗器１０及び１個または複数個のダイオード１８
の直列回路を接続し、更に、前記固定抵抗器９及
び可変抵抗器１０の接続点に前記FET１２のゲ
ートを接続し、前記可変抵抗器１０の抵抗値を可
変することにより、前記電圧に印加される電圧を
可変する構成としたものである。
を負荷４を介し、他端を直接に、それぞれダイオ
ードブリツジ１１の交流入力に接続し、前記ダイ
オードブリツジ１１の直流出力に、前記FET１
２のドレイン及び、ソースを接続し、前記ドレイ
ン及びソースに並列に、固定抵抗器９及び可変抵
抗器１０及び１個または複数個のダイオード１８
の直列回路を接続し、更に、前記固定抵抗器９及
び可変抵抗器１０の接続点に前記FET１２のゲ
ートを接続し、前記可変抵抗器１０の抵抗値を可
変することにより、前記電圧に印加される電圧を
可変する構成としたものである。
実施例の説明
第６図に本発明の実施例を示す。
第６図においてＮチヤンネルのFET１２のド
レイン−ソース間には電源電圧VIから負荷電圧
VLを差引いた電圧が印加されており（以下ドレ
イン電圧VDSと略す）、ドレイン電圧を固定抵抗
器９と、可変抵抗器１０と直流電源VDCで分圧さ
れた電圧がゲート−ソース間に印加されている
（以下ゲート電圧VGSと略す）。
レイン−ソース間には電源電圧VIから負荷電圧
VLを差引いた電圧が印加されており（以下ドレ
イン電圧VDSと略す）、ドレイン電圧を固定抵抗
器９と、可変抵抗器１０と直流電源VDCで分圧さ
れた電圧がゲート−ソース間に印加されている
（以下ゲート電圧VGSと略す）。
直流電源VDCはダイオード１８、固定抵抗器１
５、コンデンサ１６により構成されており、ゲー
ト電圧VGSに直流バイアスを与えている。
５、コンデンサ１６により構成されており、ゲー
ト電圧VGSに直流バイアスを与えている。
第７図、第８図はFET１２の特性図である。
第７図は、IDS−VGS特性を示す。通常、FETには
スレツシユホールド電圧VTHがあり、ゲート電圧
VGSがスレツシユホールド電圧VTHを越すと、ON
領域に入つてドレイン電圧IDSが流れる。
第７図は、IDS−VGS特性を示す。通常、FETには
スレツシユホールド電圧VTHがあり、ゲート電圧
VGSがスレツシユホールド電圧VTHを越すと、ON
領域に入つてドレイン電圧IDSが流れる。
第６図に示す直流電源VDCはこのスレツシユホ
ールド電圧VTHを補償するもので、適度な値を選
択することにより、負荷電圧VLの波形を改善す
る。
ールド電圧VTHを補償するもので、適度な値を選
択することにより、負荷電圧VLの波形を改善す
る。
第８図は、IDS−VDS特性を示す。ゲート電圧
VGSをパラメータとして、ドレイン電流IDSとドレ
イン電圧VDSの関係が求められる。第７図中の一
点鎖線が、第４図に示す回路の動作点を示してい
る。LDPはVL＝VIのときのピークドレイン電流値
を示す。VDPはVL＝０即ちVDS≒VIのときのピー
クドレイン電圧値を示す。ゲート電圧VGSの値を
上昇させるとドレイン電流IDSは増加方向、ドレ
イン電圧VDSは減少方向へ動作点が移動する。
VGSをパラメータとして、ドレイン電流IDSとドレ
イン電圧VDSの関係が求められる。第７図中の一
点鎖線が、第４図に示す回路の動作点を示してい
る。LDPはVL＝VIのときのピークドレイン電流値
を示す。VDPはVL＝０即ちVDS≒VIのときのピー
クドレイン電圧値を示す。ゲート電圧VGSの値を
上昇させるとドレイン電流IDSは増加方向、ドレ
イン電圧VDSは減少方向へ動作点が移動する。
更に電源電圧VIは交流電圧であるので、電圧
位相により、一点鎖線で示す動作点ラインが第７
図の矢印方向に移動する。
位相により、一点鎖線で示す動作点ラインが第７
図の矢印方向に移動する。
従つて第４図に示す可変抵抗器１０の値をある
値にセツトすると、IDP−VDPを結ぶ動作点ライン
上の一点に動作点Ａが求められる。電源電圧VI
の位相により、動作点は上記動作点ＡとIDSとVDS
の原点を結ぶほぼ直線上を移動することになる。
値にセツトすると、IDP−VDPを結ぶ動作点ライン
上の一点に動作点Ａが求められる。電源電圧VI
の位相により、動作点は上記動作点ＡとIDSとVDS
の原点を結ぶほぼ直線上を移動することになる。
第９図に、電源電圧VIと負荷電圧VLの関係を
示す。前述のゲートのスレツシユホールド電圧
VTHを直流電源VDCで補償しているので、負荷電
圧VLはほぼ電源電圧VIに相似している。
示す。前述のゲートのスレツシユホールド電圧
VTHを直流電源VDCで補償しているので、負荷電
圧VLはほぼ電源電圧VIに相似している。
しかし、厳密に解析すると、第９図ａの如く直
流電源VDCが比較的高い値のときは、負荷電圧VL
が高いときは正弦波に近いが、負荷電圧VLが低
いときは台形波に近くなる。また直流電源VDCが
比較的低い値のときは、第９図ｂの様に、負荷電
圧VLが低いときに正弦波に近く、高いときには
三角波に近づいてくる。これはゲートのスレツシ
ユホールド電圧が、ドレイン電流の減少とともに
低下するためである。即ち、負荷電圧VLの低い
領域は、ゲートの直流バイアス、つまり直流電源
VDCの値も低くてよいという相関がある。
流電源VDCが比較的高い値のときは、負荷電圧VL
が高いときは正弦波に近いが、負荷電圧VLが低
いときは台形波に近くなる。また直流電源VDCが
比較的低い値のときは、第９図ｂの様に、負荷電
圧VLが低いときに正弦波に近く、高いときには
三角波に近づいてくる。これはゲートのスレツシ
ユホールド電圧が、ドレイン電流の減少とともに
低下するためである。即ち、負荷電圧VLの低い
領域は、ゲートの直流バイアス、つまり直流電源
VDCの値も低くてよいという相関がある。
ここでゲートの直流の電圧補正を実施した例を
第４図に示す。
第４図に示す。
第６図の直流電源VDCの代わりに、ダイオード
部１８を入れており、ゲートのスレツシユホール
ド電圧VTHの補償として、ダイオード部１８の順
方向降下電圧VFを採用している。
部１８を入れており、ゲートのスレツシユホール
ド電圧VTHの補償として、ダイオード部１８の順
方向降下電圧VFを採用している。
第５図はダイオードのIF−VF特性図である。こ
のIF−VF特性は第７図に示す。FET１２のIDS−
VGS特性は極めてよく近似している。この近似し
た両者の特性を組合せて、FET１２のゲートの
スレツシユホールド電圧VTHの影響を打消してい
るため、電源電圧VI及び負荷電圧VLの電圧波形
を殆ど近似することができる。この様子を第１０
図ｄに示す。
のIF−VF特性は第７図に示す。FET１２のIDS−
VGS特性は極めてよく近似している。この近似し
た両者の特性を組合せて、FET１２のゲートの
スレツシユホールド電圧VTHの影響を打消してい
るため、電源電圧VI及び負荷電圧VLの電圧波形
を殆ど近似することができる。この様子を第１０
図ｄに示す。
また第１０図ａ，ｂ，ｃにそれぞれドレイン電
圧VDS、ゲート電圧VGS、ダイオード１８部の順
方向降下電圧VFの波形を示す。順方向降下電圧
VFの値がドレイン電圧VDSの減少とともに減少
し、ゲート電圧VGSも減少している様子を示して
いる。
圧VDS、ゲート電圧VGS、ダイオード１８部の順
方向降下電圧VFの波形を示す。順方向降下電圧
VFの値がドレイン電圧VDSの減少とともに減少
し、ゲート電圧VGSも減少している様子を示して
いる。
一般にFETのゲートのスレツシユホールド電
圧VTHは一定の範囲でバラつくものが多いが、ダ
イオード１８部のダイオードの品種及び個数を調
整すれば、スレツシユホールド電圧VTHは容易に
補正することができる。
圧VTHは一定の範囲でバラつくものが多いが、ダ
イオード１８部のダイオードの品種及び個数を調
整すれば、スレツシユホールド電圧VTHは容易に
補正することができる。
発明の効果
本発明によれば、比較的軽負荷の電力制御をコ
ンパクトに、安価に提供でき、システム化も容易
にできるというすぐれた特徴を持つている。
ンパクトに、安価に提供でき、システム化も容易
にできるというすぐれた特徴を持つている。
第１の特徴は、電力制御用の素子が１素子で実
現できることである。
現できることである。
第２の出力をコントロールする部分、即ち第４
図に於ける可変抵抗器１０に印加される電圧が低
いことである。この電圧はゲート電圧VGSである
ので通常の場合10V程度を上限として制御でき
る。従つて、交流電源100Vまたは200V系の制御
を行うには極めて低い制御電圧であり、フオトカ
プラ等を使用して、容易にマイクロコンピユータ
等と組合せて、システム化することができる。
図に於ける可変抵抗器１０に印加される電圧が低
いことである。この電圧はゲート電圧VGSである
ので通常の場合10V程度を上限として制御でき
る。従つて、交流電源100Vまたは200V系の制御
を行うには極めて低い制御電圧であり、フオトカ
プラ等を使用して、容易にマイクロコンピユータ
等と組合せて、システム化することができる。
更に、回路構成が極めて単純であり、安価に構
成できること、各部品のシヨート、オープン等の
異常時に対しても、回路の電源側に負荷が入つて
いることから、安全性が高いという利点を有して
いる。また負荷電圧VLひずみも実用上支障のな
い範囲におさめることができる。
成できること、各部品のシヨート、オープン等の
異常時に対しても、回路の電源側に負荷が入つて
いることから、安全性が高いという利点を有して
いる。また負荷電圧VLひずみも実用上支障のな
い範囲におさめることができる。
以上、種々の優れた効果を有しており、比較的
軽負荷の電圧制御をシステム的に行う手段として
最適のものとなる。
軽負荷の電圧制御をシステム的に行う手段として
最適のものとなる。
第１図はスライダツクを用いた従来例を示す回
路図、第２図はトランジスタを用いた従来例を示
す回路図、第３図は第１図、第２図の電圧制御波
形図、第４図は本発明を示す回路図、第５図はダ
イオードのIF−VF特性図、第６図は本発明を直流
電源バイアスで実施した回路図、第７図は同
FETのIDS−VGS特性図、第８図は同FETのIDS−
VDS特性図、第９図は第６図による電圧制御波形
図、第１０図は本発明の一実施例による電圧制御
波形図である。 １……交流電源、４……負荷、９……固定抵抗
器、１０……可変抵抗器、１１……ダイオードブ
リツジ、１２……パワーMOSFET、１８……ダ
イオード。
路図、第２図はトランジスタを用いた従来例を示
す回路図、第３図は第１図、第２図の電圧制御波
形図、第４図は本発明を示す回路図、第５図はダ
イオードのIF−VF特性図、第６図は本発明を直流
電源バイアスで実施した回路図、第７図は同
FETのIDS−VGS特性図、第８図は同FETのIDS−
VDS特性図、第９図は第６図による電圧制御波形
図、第１０図は本発明の一実施例による電圧制御
波形図である。 １……交流電源、４……負荷、９……固定抵抗
器、１０……可変抵抗器、１１……ダイオードブ
リツジ、１２……パワーMOSFET、１８……ダ
イオード。
Claims (1)
- １ ダイオードブリツジの交流入力の一端は負荷
を介して、また他端は直接それぞれ単相交流電源
に接続し、前記ダイオードブリツジの直流出力に
は、パワーMOSFETのドレイン及び、ソースを
接続し、前記ドレイン及びソースに並列に、固定
抵抗器及び可変抵抗器及び１個または複数個のダ
イオードの直列回路を接続し、更に、前記固定抵
抗器及び可変抵抗器の接続点に、前記パワー
MOSFETのゲートを接続し、前記可変抵抗器の
抵抗値を可変することにより、前記負荷に印加さ
れる電圧を可変する構成とした電子式交流電圧可
変装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58251215A JPS60142720A (ja) | 1983-12-29 | 1983-12-29 | 電子式交流電圧可変装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58251215A JPS60142720A (ja) | 1983-12-29 | 1983-12-29 | 電子式交流電圧可変装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60142720A JPS60142720A (ja) | 1985-07-27 |
| JPH0475530B2 true JPH0475530B2 (ja) | 1992-12-01 |
Family
ID=17219409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58251215A Granted JPS60142720A (ja) | 1983-12-29 | 1983-12-29 | 電子式交流電圧可変装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60142720A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4112259Y1 (ja) * | 1964-01-07 | 1966-06-09 | ||
| JPS5952424B2 (ja) * | 1980-06-03 | 1984-12-19 | 富士通株式会社 | トナ−電荷量測定装置 |
-
1983
- 1983-12-29 JP JP58251215A patent/JPS60142720A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60142720A (ja) | 1985-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4472666A (en) | Brushless DC motor | |
| US4595865A (en) | Current-sensing scheme for switched reluctance motor drives | |
| US7479771B2 (en) | Current detection circuit and switching power supply | |
| JPH01122373A (ja) | 電源回路 | |
| US4590395A (en) | FET-bipolar drive circuit | |
| JPH0654528A (ja) | ゼロボルトスイッチングパワーコンバータのパワースイッチのためのドライブ回路 | |
| EP0921624B1 (en) | Device for driving self arc-extinguishing type power element | |
| US6222751B1 (en) | Driver circuit for a polyphase DC motor with minimized voltage spikes | |
| US2858456A (en) | Power control circuitry | |
| US11682981B2 (en) | Rectifying element and voltage converter comprising such a rectifying element | |
| JPH0475530B2 (ja) | ||
| JPH0475526B2 (ja) | ||
| JPH0475531B2 (ja) | ||
| JPH0475527B2 (ja) | ||
| JPH0475529B2 (ja) | ||
| RU2024169C1 (ru) | Устройство для управления тиристорным преобразователем | |
| JPS60142719A (ja) | 電子式交流電圧可変装置 | |
| RU2064197C1 (ru) | Стабилизатор напряжения переменного тока | |
| JPH03296117A (ja) | 可変型自動電圧調整器 | |
| JPH0740785B2 (ja) | 多チヤンネルインバ−タ回路 | |
| US4538117A (en) | Transistor amplifier | |
| JPH0475528B2 (ja) | ||
| JPH0525128B2 (ja) | ||
| JP2976044B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| KR0120314Y1 (ko) | 과부하계전기 |