JPH07160592A - 半導体メモリ装置 - Google Patents
半導体メモリ装置Info
- Publication number
- JPH07160592A JPH07160592A JP5303609A JP30360993A JPH07160592A JP H07160592 A JPH07160592 A JP H07160592A JP 5303609 A JP5303609 A JP 5303609A JP 30360993 A JP30360993 A JP 30360993A JP H07160592 A JPH07160592 A JP H07160592A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory device
- memory
- protect
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1466—Key-lock mechanism
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【目的】格納データを容易に取り出せないようにして不
正使用の防止を図った半導体メモリ装置を提供する。 【構成】半導体メモリ装置１２に外部からのプロテクト
解除シーケンスの実施によってメモリ部１からのデータ
を出力させるプロテクト回路２を内蔵した構成としてい
る。外部から入力されるキー解除用信号がプロテクト回
路２に入力されて、そこでプロテクト解除シーケンスが
実施された場合のみ、メモリ部１からデータが出力され
るようになっているので、メモリ装置１２に単にアドレ
スとリード信号を入力しただけでは、データは出力され
ず、メモリ部１に格納されているプログラム等の内容は
分からない。尚、外部から入力されるキー解除用信号
は、例えば当該メモリ装置１２をコントロールするマイ
クロコンピュータ５から与える。
正使用の防止を図った半導体メモリ装置を提供する。 【構成】半導体メモリ装置１２に外部からのプロテクト
解除シーケンスの実施によってメモリ部１からのデータ
を出力させるプロテクト回路２を内蔵した構成としてい
る。外部から入力されるキー解除用信号がプロテクト回
路２に入力されて、そこでプロテクト解除シーケンスが
実施された場合のみ、メモリ部１からデータが出力され
るようになっているので、メモリ装置１２に単にアドレ
スとリード信号を入力しただけでは、データは出力され
ず、メモリ部１に格納されているプログラム等の内容は
分からない。尚、外部から入力されるキー解除用信号
は、例えば当該メモリ装置１２をコントロールするマイ
クロコンピュータ５から与える。
Description
【０００１】
【産業上の利用分野】本発明は半導体メモリ装置に関す
るものである。
るものである。
【０００２】
【従来の技術】一般に半導体メモリ装置はアドレス信号
とリード信号を入力すれば、格納されているデータが出
力される。一方、殆どの半導体メモリは異なるメーカ間
の製品であっても、コンパチブルであり、いわゆる汎用
品となっている。
とリード信号を入力すれば、格納されているデータが出
力される。一方、殆どの半導体メモリは異なるメーカ間
の製品であっても、コンパチブルであり、いわゆる汎用
品となっている。
【０００３】
【発明が解決しようとする課題】このようなことから、
その半導体メモリにどのようなデータが格納されている
かは容易に分かってしまう。そこで、メモリのデータを
不正にコピーして機器に搭載することにより、種々の機
能を無断で使用できることがある。例えば、ペイ方式を
採っている衛星放送では、契約者だけしか受信できない
ように受像機のプログラムがなされているが、そのプロ
グラムが記憶されているメモリの内容を読み出して、他
のメモリにコピーし、そのコピーしたメモリを受像機に
搭載することにより、衛星放送が無断で受信できること
になってしまう。尚、このような不正使用はゲーム機等
についても行われうる。
その半導体メモリにどのようなデータが格納されている
かは容易に分かってしまう。そこで、メモリのデータを
不正にコピーして機器に搭載することにより、種々の機
能を無断で使用できることがある。例えば、ペイ方式を
採っている衛星放送では、契約者だけしか受信できない
ように受像機のプログラムがなされているが、そのプロ
グラムが記憶されているメモリの内容を読み出して、他
のメモリにコピーし、そのコピーしたメモリを受像機に
搭載することにより、衛星放送が無断で受信できること
になってしまう。尚、このような不正使用はゲーム機等
についても行われうる。
【０００４】本発明は、このような点に鑑みなされたも
のであって、格納データを容易に取り出せないようにし
て不正使用の防止を図った半導体メモリ装置を提供する
ことを目的とする。
のであって、格納データを容易に取り出せないようにし
て不正使用の防止を図った半導体メモリ装置を提供する
ことを目的とする。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
め本発明では、半導体メモリ装置に外部からの信号の入
力に伴うプロテクト解除シーケンスの実施によってメモ
リ部からのデータを出力させるプロテクト回路を内蔵し
た構成としている。
め本発明では、半導体メモリ装置に外部からの信号の入
力に伴うプロテクト解除シーケンスの実施によってメモ
リ部からのデータを出力させるプロテクト回路を内蔵し
た構成としている。
【０００６】
【作用】このような構成によると、外部から入力される
キー解除用信号がプロテクト回路に入力されて、そこで
プロテクト解除シーケンスが実施された場合のみ、メモ
リ部からデータが出力されるようになっているので、メ
モリ装置に単にアドレスとリード信号を入力しただけで
は、データは出力されず、メモリ部に格納されているプ
ログラム等の内容は分からない。尚、外部から入力され
るキー解除用信号は、例えば当該メモリ装置をコントロ
ールするマイクロコンピュータ等から与える。
キー解除用信号がプロテクト回路に入力されて、そこで
プロテクト解除シーケンスが実施された場合のみ、メモ
リ部からデータが出力されるようになっているので、メ
モリ装置に単にアドレスとリード信号を入力しただけで
は、データは出力されず、メモリ部に格納されているプ
ログラム等の内容は分からない。尚、外部から入力され
るキー解除用信号は、例えば当該メモリ装置をコントロ
ールするマイクロコンピュータ等から与える。
【０００７】
【実施例】図１は本発明のメモリ装置の基本構成を示し
ている。メモリ部１はバス３を通してマイクロコンピュ
ータ等とデータの授受を行う。ここでは、バス３はデー
タバスやアドレスバス等を一括して示している。
ている。メモリ部１はバス３を通してマイクロコンピュ
ータ等とデータの授受を行う。ここでは、バス３はデー
タバスやアドレスバス等を一括して示している。
【０００８】メモリ部１から、その格納データが出力さ
れうる状態となるのは、キープロテクト回路２からメモ
リ部１の出力を可能とする解除信号が出力された場合だ
けである。この解除信号は外部よりキー解除用の信号が
キープロテクト回路２へ入力され、キープロテクト回路
２でキー解除シーケンスが実行された場合である。
れうる状態となるのは、キープロテクト回路２からメモ
リ部１の出力を可能とする解除信号が出力された場合だ
けである。この解除信号は外部よりキー解除用の信号が
キープロテクト回路２へ入力され、キープロテクト回路
２でキー解除シーケンスが実行された場合である。
【０００９】図２は具体的な実施例を示している。１２
はメモリ部１とプロテクト回路２を内蔵したワンチップ
の集積回路より成る半導体メモリ装置であり、メモリ部
１の出力側にバッファ４が接続されている。このバッフ
ァ４はプロテクト回路２からイネーブル（解除信号）が
与えられると、ＯＮとなり、メモリ部１のデータを出力
端子１１へ出力されうる状態になすが、イネーブルが与
えられないときは、メモリ部１と出力端子１１の間を遮
断する形となる。
はメモリ部１とプロテクト回路２を内蔵したワンチップ
の集積回路より成る半導体メモリ装置であり、メモリ部
１の出力側にバッファ４が接続されている。このバッフ
ァ４はプロテクト回路２からイネーブル（解除信号）が
与えられると、ＯＮとなり、メモリ部１のデータを出力
端子１１へ出力されうる状態になすが、イネーブルが与
えられないときは、メモリ部１と出力端子１１の間を遮
断する形となる。
【００１０】５はマイクロコンピュータであり、メモリ
部１へ端子９を通してリード（読み出し）指令等のコン
トロール信号を与えるとともに、端子１０を通してアド
レス信号を与える。マイクロコンピュータ５は、また、
端子８を通してプロテクト回路２にキー解除用信号Ｓを
与える。このキー解除用信号Ｓはマイクロコンピュータ
５の電源投入時に与えるようにしてもよく、或いは電源
ＯＮ状態において、必要なときに与えるようにしてもよ
い。マイクロコンピュータ５とメモリ装置１２は同一の
プリント回路基板（図示せず）に実装されている。
部１へ端子９を通してリード（読み出し）指令等のコン
トロール信号を与えるとともに、端子１０を通してアド
レス信号を与える。マイクロコンピュータ５は、また、
端子８を通してプロテクト回路２にキー解除用信号Ｓを
与える。このキー解除用信号Ｓはマイクロコンピュータ
５の電源投入時に与えるようにしてもよく、或いは電源
ＯＮ状態において、必要なときに与えるようにしてもよ
い。マイクロコンピュータ５とメモリ装置１２は同一の
プリント回路基板（図示せず）に実装されている。
【００１１】プロテクト回路２はキープロテクトデータ
を格納したメモリ６と比較器７を有している。比較器７
は端子８から入力された信号とメモリ６のデータを比較
し、一致していればイネーブル（従って、解除信号）を
出力し、一致していなければイネーブルを出力しない。
を格納したメモリ６と比較器７を有している。比較器７
は端子８から入力された信号とメモリ６のデータを比較
し、一致していればイネーブル（従って、解除信号）を
出力し、一致していなければイネーブルを出力しない。
【００１２】メモリ６のデータ読み出しは例えばアドレ
スカウンタを介して行う。このアドレスカウンタはプロ
テクト回路２に設ける。端子９、１０はメモリ６の読み
出し制御等のために、プロテクト回路２にも接続され
る。メモリ６のデータはメモリ装置１２から外部へ出力
されないようになっているので、このメモリ６のデータ
内容を知ることは元々できない。
スカウンタを介して行う。このアドレスカウンタはプロ
テクト回路２に設ける。端子９、１０はメモリ６の読み
出し制御等のために、プロテクト回路２にも接続され
る。メモリ６のデータはメモリ装置１２から外部へ出力
されないようになっているので、このメモリ６のデータ
内容を知ることは元々できない。
【００１３】一方、メモリ部１のデータは出力端子１１
からメモリ装置１２の外部へ出力されるが、メモリ装置
１２をプリント回路基板から引き抜いて、そのデータを
コピーしようとしても、引き抜くと、イネーブルが生じ
なくなり、バッファ４がＯＦＦとなるので、メモリ部１
のデータを外部へ得ることはできない。即ち、一般にメ
モリのデータをコピーしようとする場合は、メモリ装置
をプリント回路基板から引き抜いて、所定の読み出し機
能を使って他のメモリにコピーするが、このようなこと
を行っても、メモリ装置からデータが出力されないの
で、コピーは不能となるのである。
からメモリ装置１２の外部へ出力されるが、メモリ装置
１２をプリント回路基板から引き抜いて、そのデータを
コピーしようとしても、引き抜くと、イネーブルが生じ
なくなり、バッファ４がＯＦＦとなるので、メモリ部１
のデータを外部へ得ることはできない。即ち、一般にメ
モリのデータをコピーしようとする場合は、メモリ装置
をプリント回路基板から引き抜いて、所定の読み出し機
能を使って他のメモリにコピーするが、このようなこと
を行っても、メモリ装置からデータが出力されないの
で、コピーは不能となるのである。
【００１４】上記実施例において、バッファとして３ス
テート出力のバッファを用いて、端子１１からキー解除
用信号Ｓをメモリ装置１２へ入力するようになすことも
可能である。即ち、プロテクト回路２にキー解除用信号
Ｓが入力されないときは、プロテクト回路２からイネー
ブルは出力されないので、バッファはハイ出力インピー
ダンス状態となっている。従って、この状態で端子１１
からバッファ４を介してプロテクト回路２にキー解除用
信号Ｓを入力することができる。このようにすると、入
力端子８は不要となる。
テート出力のバッファを用いて、端子１１からキー解除
用信号Ｓをメモリ装置１２へ入力するようになすことも
可能である。即ち、プロテクト回路２にキー解除用信号
Ｓが入力されないときは、プロテクト回路２からイネー
ブルは出力されないので、バッファはハイ出力インピー
ダンス状態となっている。従って、この状態で端子１１
からバッファ４を介してプロテクト回路２にキー解除用
信号Ｓを入力することができる。このようにすると、入
力端子８は不要となる。
【００１５】
【発明の効果】以上説明したように本発明によれば、メ
モリ装置に単にアドレスとリード信号を入力しただけで
は、メモリ部のデータは出力されない。従って、メモリ
部に格納されているプログラム等の内容は解読したり、
コピーしたりすることが難しくなり、その分、メモリ部
に記憶してあるデータの不正使用を防止することができ
る。
モリ装置に単にアドレスとリード信号を入力しただけで
は、メモリ部のデータは出力されない。従って、メモリ
部に格納されているプログラム等の内容は解読したり、
コピーしたりすることが難しくなり、その分、メモリ部
に記憶してあるデータの不正使用を防止することができ
る。
【図１】本発明の基本構成を示すブロック図。
【図２】本発明実施例の構成を示すブロック図。
１ メモリ部 ２ プロテクト回路 ５ マイクロコンピュータ １２ 半導体メモリ装置
Claims (1)
- 【請求項１】外部からの信号入力に伴うプロテクト解除
シーケンスの実施によってメモリ部からのデータを出力
させるプロテクト回路を内蔵した半導体メモリ装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5303609A JPH07160592A (ja) | 1993-12-03 | 1993-12-03 | 半導体メモリ装置 |
| CA002137210A CA2137210A1 (en) | 1993-12-03 | 1994-12-02 | Semiconductor memory apparatus |
| US08/353,254 US6295590B1 (en) | 1993-12-03 | 1994-12-02 | Semiconductor memory apparatus having a protecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5303609A JPH07160592A (ja) | 1993-12-03 | 1993-12-03 | 半導体メモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07160592A true JPH07160592A (ja) | 1995-06-23 |
Family
ID=17923059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5303609A Pending JPH07160592A (ja) | 1993-12-03 | 1993-12-03 | 半導体メモリ装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6295590B1 (ja) |
| JP (1) | JPH07160592A (ja) |
| CA (1) | CA2137210A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2788353B1 (fr) * | 1999-01-11 | 2001-02-23 | St Microelectronics Sa | Microprocesseur avec circuits de protection pour securiser l'acces a ses registres |
| US20030212939A1 (en) * | 2002-05-09 | 2003-11-13 | Baker Ronald N. | Method and apparatus for selecting the operational mode of an integrated circuit |
| CN100440235C (zh) * | 2006-04-24 | 2008-12-03 | 南京树声科技有限公司 | 计算机非法游戏的查找方法与工具 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4513389A (en) * | 1981-11-12 | 1985-04-23 | Ncr Corporation | ROM security circuit |
| US4654829A (en) * | 1984-12-17 | 1987-03-31 | Dallas Semiconductor Corporation | Portable, non-volatile read/write memory module |
| US4933577A (en) * | 1985-03-22 | 1990-06-12 | Advanced Micro Devices, Inc. | Output circuit for a programmable logic array |
| JPH06103837B2 (ja) * | 1985-03-29 | 1994-12-14 | 株式会社東芝 | トライステ−ト形出力回路 |
| ATE65632T1 (de) * | 1985-07-08 | 1991-08-15 | Siemens Ag | Verfahren zum kontrollieren eines speicherzugriffs auf einer chipkarte und anordnung zur durchfuehrung des verfahrens. |
| US4907186A (en) * | 1987-02-09 | 1990-03-06 | The United States Of America As Represented By The Secretary Of Commerce | Data direct ingest system |
| EP0298691B1 (en) * | 1987-07-08 | 1994-10-05 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for protection of signal copy |
| JPH0476749A (ja) * | 1990-07-19 | 1992-03-11 | Toshiba Corp | セキュリティ回路 |
| US5251304A (en) * | 1990-09-28 | 1993-10-05 | Motorola, Inc. | Integrated circuit microcontroller with on-chip memory and external bus interface and programmable mechanism for securing the contents of on-chip memory |
| US5428685A (en) * | 1992-01-22 | 1995-06-27 | Fujitsu Limited | IC memory card and method of protecting data therein |
-
1993
- 1993-12-03 JP JP5303609A patent/JPH07160592A/ja active Pending
-
1994
- 1994-12-02 US US08/353,254 patent/US6295590B1/en not_active Expired - Fee Related
- 1994-12-02 CA CA002137210A patent/CA2137210A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| CA2137210A1 (en) | 1995-06-04 |
| US6295590B1 (en) | 2001-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6453417B1 (en) | Microcontroller with secure signature extraction | |
| US6631472B2 (en) | Kernel mode protection | |
| KR100319677B1 (ko) | 메모리액세스제어회로 | |
| JP3133106B2 (ja) | マイクロプロセッサ制御装置 | |
| JP3520102B2 (ja) | マイクロコンピュータ | |
| EP0467355A2 (en) | Security circuit for protecting data stored in an internal memory of a microcomputer | |
| US5920690A (en) | Method and apparatus for providing access protection in an integrated circuit | |
| US20050257016A1 (en) | Digital signal controller secure memory partitioning | |
| JPH04215194A (ja) | Ｉｃカード | |
| US7089427B1 (en) | Security system method and apparatus for preventing application program unauthorized use | |
| US6295590B1 (en) | Semiconductor memory apparatus having a protecting circuit | |
| JP4953788B2 (ja) | 電子装置 | |
| JPH08185360A (ja) | 内蔵ｒｏｍ読み出し禁止装置 | |
| KR200298474Y1 (ko) | 플래쉬 메모리 갱신 중의 프로그램 보호 장치 | |
| KR19990045550A (ko) | 메모리 장치에 저장된 데이터를 판독, 수정 및오버라이트하기 위한 방법 및 장치 | |
| JPH02148152A (ja) | マイクロコンピュータ | |
| JPH056310A (ja) | 電子装置 | |
| JP2944080B2 (ja) | メモリ内容保護回路 | |
| KR950003384Y1 (ko) | 소프트 웨어 보호장치 | |
| JP2978278B2 (ja) | 端子機能設定回路 | |
| JPH0895865A (ja) | 誤書込み防止装置 | |
| JP2581948Y2 (ja) | 電子回路の誤動作防止装置 | |
| JPH0574135A (ja) | メモリーカード | |
| JPH0676134A (ja) | Ｉｃカード | |
| JPH05250267A (ja) | １チップｃｐｕによるライトプロテクト |