JPH0476775A - 論理検証方法 - Google Patents
論理検証方法Info
- Publication number
- JPH0476775A JPH0476775A JP2191500A JP19150090A JPH0476775A JP H0476775 A JPH0476775 A JP H0476775A JP 2191500 A JP2191500 A JP 2191500A JP 19150090 A JP19150090 A JP 19150090A JP H0476775 A JPH0476775 A JP H0476775A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- logical
- logic verification
- signals
- inspection result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は電気回路、電子回路の設計における論理検証
に関するものである。
に関するものである。
第４図は従来の論理検証方法における手順を示すフロー
チャートである。図において、（１）〜（５）はステッ
プである。論理検証方法はステップｍに工り論理検証を
行なう回路の各素子間の接続関係の記述（以下「ネット
リスト」という）を作成するネットリスト作成と、ステ
ップ（２）によシ論理検証を行なう回路に対して入力す
る入力信号の変化パターンを作成する入カバターン作成
と、ステップ（３）によ）論理検証を行なう几めに信号
値の変化の履歴を保存する信号名ｃ以下「セーブノード
」という）の指定を行なうセーブノード設定と、ステｙ
７’（４）ＶＣよる論理検証を行なうための論理シミュ
レーションプログラム実行と、ステップ（５）による論
理検証の結果を表示する結果表示との各手順から成る。
チャートである。図において、（１）〜（５）はステッ
プである。論理検証方法はステップｍに工り論理検証を
行なう回路の各素子間の接続関係の記述（以下「ネット
リスト」という）を作成するネットリスト作成と、ステ
ップ（２）によシ論理検証を行なう回路に対して入力す
る入力信号の変化パターンを作成する入カバターン作成
と、ステップ（３）によ）論理検証を行なう几めに信号
値の変化の履歴を保存する信号名ｃ以下「セーブノード
」という）の指定を行なうセーブノード設定と、ステｙ
７’（４）ＶＣよる論理検証を行なうための論理シミュ
レーションプログラム実行と、ステップ（５）による論
理検証の結果を表示する結果表示との各手順から成る。
次に論理検証方法を更に詳細に説明する。論理検証実行
時には、まずステップ（１）のネットリスト作成の手順
において、論理検証を行なう回路のネットリストを作成
する。
時には、まずステップ（１）のネットリスト作成の手順
において、論理検証を行なう回路のネットリストを作成
する。
その後、ステップ（２）の大カバターン作成の手順にお
いて、論理検証を行なう回路の信号入力端子に入力する
信号波形を作成する。更に、ステップ（３）ノセープノ
ード設定の手順に′＆９て、セーブノードの設定を行な
う。その後ステップ（４）の論理シミュレーションプロ
グラム実行にエリ論理検証を行ない、ステップ（５）に
Ｌカ検証結果を結果表示する。検証結果はセーブノード
として指定した信号の値だけが表示できる。
いて、論理検証を行なう回路の信号入力端子に入力する
信号波形を作成する。更に、ステップ（３）ノセープノ
ード設定の手順に′＆９て、セーブノードの設定を行な
う。その後ステップ（４）の論理シミュレーションプロ
グラム実行にエリ論理検証を行ない、ステップ（５）に
Ｌカ検証結果を結果表示する。検証結果はセーブノード
として指定した信号の値だけが表示できる。
従来の論理検証方法に以上のように構成されているので
、セーブノードの設定を行なわなければなラス、セーブ
ノードの設定において設定していない信号の論理検証結
果は、表示することができないという問題点かあつ之。
、セーブノードの設定を行なわなければなラス、セーブ
ノードの設定において設定していない信号の論理検証結
果は、表示することができないという問題点かあつ之。
また、任意の信号の論理検証結果を表示きせるために、
セーブノードを全信号にすると、論理検証結果が膨大な
ものとなり、論理シミュレーション実行に要する時間も
長くなるという問題点があった。
セーブノードを全信号にすると、論理検証結果が膨大な
ものとなり、論理シミュレーション実行に要する時間も
長くなるという問題点があった。
この発明は以上の工うな問題、鑞を解消するためになさ
ｎたものであり、セーブノードの設定を行なわずに、か
つ全信号の履歴を保存することなく、論理７ミユレーシ
ヨンプログラムを実行し、任意の信号の論理検証結果を
表示することができる論理検証方法を得ることを目的と
する。
ｎたものであり、セーブノードの設定を行なわずに、か
つ全信号の履歴を保存することなく、論理７ミユレーシ
ヨンプログラムを実行し、任意の信号の論理検証結果を
表示することができる論理検証方法を得ることを目的と
する。
この発明に係る論理検証方法は、電気回路、電子回路を
設計の段階でディジタル的に検証する際の論理検証時に
、セーブノードの設定を自動的に行ない、論理シミュレ
ーションプログラムの実行終了後、論理検証結果表示時
に、検証結果を保存していない信号でさえ、検証結果の
表示をできる工うにし友ものである。
設計の段階でディジタル的に検証する際の論理検証時に
、セーブノードの設定を自動的に行ない、論理シミュレ
ーションプログラムの実行終了後、論理検証結果表示時
に、検証結果を保存していない信号でさえ、検証結果の
表示をできる工うにし友ものである。
この発明における論理検証方法は、セーブノードの設定
を自動的に行ない、かつ全信号の履歴を保存することな
く、論理シミュレーションプログラムを実行し、履Ｒを
保存していない信号は、履歴を保存している信号から結
果を導出することにより、任意の信号の論理検証結果を
表示することができる。
を自動的に行ない、かつ全信号の履歴を保存することな
く、論理シミュレーションプログラムを実行し、履Ｒを
保存していない信号は、履歴を保存している信号から結
果を導出することにより、任意の信号の論理検証結果を
表示することができる。
以下、この発明の一実施例を図を用いて説明する。 Ｉ
ｇ １図は論理検証方法の手順を示すフローチャートで
ある。図において％（１１，＋２１． （４１は第４図
の従来例に示したものと同等であるので説明を省略スる
。（６）、（７１はステップである。論理検証方法は、
ステップ（１）により論理検証を行なう回路の各素子間
の接続関係の記述を作成するネットリスト作成と、ステ
ップ（２）による論理検証を行なう回路に対して入力す
る入力信号の変化パターンを作成する入カバターン作成
と、ステップ（６）によるセーブノード自動設定と、ス
テップ（４）による論理シミュレーションプログラム実
行と、ステップ＋７１による任意の信号の論理検証結果
を表示する任意の信号の結果表示とから構成される。
ｇ １図は論理検証方法の手順を示すフローチャートで
ある。図において％（１１，＋２１． （４１は第４図
の従来例に示したものと同等であるので説明を省略スる
。（６）、（７１はステップである。論理検証方法は、
ステップ（１）により論理検証を行なう回路の各素子間
の接続関係の記述を作成するネットリスト作成と、ステ
ップ（２）による論理検証を行なう回路に対して入力す
る入力信号の変化パターンを作成する入カバターン作成
と、ステップ（６）によるセーブノード自動設定と、ス
テップ（４）による論理シミュレーションプログラム実
行と、ステップ＋７１による任意の信号の論理検証結果
を表示する任意の信号の結果表示とから構成される。
以下、動作を更に詳細に説明する。まず、ステップ（１
１のネットリスト作成の手順において、論理検証を行な
う回路のネノ） ＩＪス１１−作成する。そのｖｋ、ス
テップ（２）の入カバターン作成の手順において、論理
検証を行なう回路の信号入力端子に入力する信号波形を
作成する。その後、ステップ（６）のセーブノード自動
設定の手順において、セーブノードを自動設定し、ステ
ップ（４）に工り論理シミュレーションプログラム実行
を行う０論理検証結果は、ステップ（７）の任意の信号
の検証結果表示の手順に工す、任意の信号の論理検証結
果を表示することができる。
１のネットリスト作成の手順において、論理検証を行な
う回路のネノ） ＩＪス１１−作成する。そのｖｋ、ス
テップ（２）の入カバターン作成の手順において、論理
検証を行なう回路の信号入力端子に入力する信号波形を
作成する。その後、ステップ（６）のセーブノード自動
設定の手順において、セーブノードを自動設定し、ステ
ップ（４）に工り論理シミュレーションプログラム実行
を行う０論理検証結果は、ステップ（７）の任意の信号
の検証結果表示の手順に工す、任意の信号の論理検証結
果を表示することができる。
＃Ｉ２図は第１図に示すステップ（６）のセーブノード
自動設定の処理を示したフローチャートである。
自動設定の処理を示したフローチャートである。
ステップ（６）セーブノード自動設定の手順に、ステッ
プ＋１＋ネットリスト作成の手順に工す作成したネット
リストの内容に対応して、ステップ（８）〜ステップｃ
Ｌ１１に順次実行する。ステップ（８）でセーブノード
自動設定が開始されると、まず、ステップ（９）ですべ
ての入出力端子をセーブノードとして全入出力端子登碌
を行う。次にステップ（ＩＧで、素子のファンアクト数
が基準値以上の信号はすべてセーブノードとしてファン
アクト数に工ｐ登録する。次に、ステップ０υで信号の
流れる方向にネットリストをたどυ、基準値以上の素子
を通過した時点の信号はすべてセーブノードとして信号
間の素子数にＬシ登録する。最後にステップａｚで、ネ
ットリスト中の信号のフィードバックループを検索し、
そのループ中のいずれの信号もセーブノードとして登碌
されていなければ、ループを構成するｌ信号登録を行い
、セーブノード自動設定を終了する。
プ＋１＋ネットリスト作成の手順に工す作成したネット
リストの内容に対応して、ステップ（８）〜ステップｃ
Ｌ１１に順次実行する。ステップ（８）でセーブノード
自動設定が開始されると、まず、ステップ（９）ですべ
ての入出力端子をセーブノードとして全入出力端子登碌
を行う。次にステップ（ＩＧで、素子のファンアクト数
が基準値以上の信号はすべてセーブノードとしてファン
アクト数に工ｐ登録する。次に、ステップ０υで信号の
流れる方向にネットリストをたどυ、基準値以上の素子
を通過した時点の信号はすべてセーブノードとして信号
間の素子数にＬシ登録する。最後にステップａｚで、ネ
ットリスト中の信号のフィードバックループを検索し、
そのループ中のいずれの信号もセーブノードとして登碌
されていなければ、ループを構成するｌ信号登録を行い
、セーブノード自動設定を終了する。
次に、ステップ（力任量の信号の結果表示の手順ｔ−第
３図の論理回路図を用いて説明する。第３図において、
Ｃ４はＮＯＴゲート、＃−Ｑ７）ｔ−１ＮＡＮＤゲート
、■〜ｃＭＪｕ信号である。セーブノードとして信号（
１９，Ｉ２［１，０だけがステップ（６）セーブノード
自動設定の手順で設定されている場合において、信号の
の論理検証結果を表示する場合を説明する。
３図の論理回路図を用いて説明する。第３図において、
Ｃ４はＮＯＴゲート、＃−Ｑ７）ｔ−１ＮＡＮＤゲート
、■〜ｃＭＪｕ信号である。セーブノードとして信号（
１９，Ｉ２［１，０だけがステップ（６）セーブノード
自動設定の手順で設定されている場合において、信号の
の論理検証結果を表示する場合を説明する。
信号のはセーブノードとして設定されていないため、セ
ーブノードとして設定されて、論理検証結果を保存して
いる信号値から導出することにＬ５、信号のの論理検証
結果を表示する。まず、信号のを出力しているＮＡＮＤ
ゲート（ト）の入力端子に接続さｎている信号０．１２
２の論理検証結果を導出する。
ーブノードとして設定されて、論理検証結果を保存して
いる信号値から導出することにＬ５、信号のの論理検証
結果を表示する。まず、信号のを出力しているＮＡＮＤ
ゲート（ト）の入力端子に接続さｎている信号０．１２
２の論理検証結果を導出する。
信号１２２はセーブノードとして設定されている几めそ
の保存されている論理検証結果を利用する。信号のは、
セーブノードとして設定されていないため５信号のを出
力しているＮＡＮＤゲート叩の入力端子に接続されてい
る信号ｏｎ、ｃ２０の論理検証結果を導出する。信号（
１９，１２０にセーブノードとして設定されているため
、その保存されている論理検証結果を利用する。この工
うに、論理検証結果を表示させ之い信号から、信号の流
れと逆方向にネントリストをセーブノードとして設定さ
れている信号までたどり、その保存されている論理検証
結果を利用して表示させたい任意の信号の論理検証結果
を得ることができる。
の保存されている論理検証結果を利用する。信号のは、
セーブノードとして設定されていないため５信号のを出
力しているＮＡＮＤゲート叩の入力端子に接続されてい
る信号ｏｎ、ｃ２０の論理検証結果を導出する。信号（
１９，１２０にセーブノードとして設定されているため
、その保存されている論理検証結果を利用する。この工
うに、論理検証結果を表示させ之い信号から、信号の流
れと逆方向にネントリストをセーブノードとして設定さ
れている信号までたどり、その保存されている論理検証
結果を利用して表示させたい任意の信号の論理検証結果
を得ることができる。
以上説明した工うにこの発明に工れば、論理検証結果を
保存する信号を自動的に設定する機能をもち、論理検証
結果表示時に、論理検証結果を保存していない信号でき
え、結果を保存している信号より導出することができる
ようにしたので、論理検証時にセーブノードの指定の必
要がなくなる。
保存する信号を自動的に設定する機能をもち、論理検証
結果表示時に、論理検証結果を保存していない信号でき
え、結果を保存している信号より導出することができる
ようにしたので、論理検証時にセーブノードの指定の必
要がなくなる。
また、任意の信号の論理検証結果表示のための全信号保
存による記憶領域の増大を防ぐことができ論理検証を高
速化できる効果がある。
存による記憶領域の増大を防ぐことができ論理検証を高
速化できる効果がある。
第１図はこの発明の一実施例による論理検証方法の手順
を示すフローチャート、第２図は第１図に示すセーブノ
ード自動設定の手順を示すフローチャート、第３図は論
理検証を行なう対象の論理回路の回路図、第４図は従来
の論理検証方法における手順を示すフローチャートであ
る０図において、Ｃ１）〜Ｑ３はステップ、Ｃ４はＮＯ
Ｔゲート、（ト）〜（ｌＬηはＮＡＮＤゲート、（至）
〜（至）は信号である０ なお、図中、同一符号は同一 又は相当部分を示す。 第１図
を示すフローチャート、第２図は第１図に示すセーブノ
ード自動設定の手順を示すフローチャート、第３図は論
理検証を行なう対象の論理回路の回路図、第４図は従来
の論理検証方法における手順を示すフローチャートであ
る０図において、Ｃ１）〜Ｑ３はステップ、Ｃ４はＮＯ
Ｔゲート、（ト）〜（ｌＬηはＮＡＮＤゲート、（至）
〜（至）は信号である０ なお、図中、同一符号は同一 又は相当部分を示す。 第１図
Claims (1)
- 電気回路、電子回路を設計する段階でディジタル的に検
証する際の論理検証時に、論理検証結果を保存する信号
を自動的に設定する機能と、論理検証結果を保存してい
ない信号でさえ、論理検証結果表示時に、結果を保存し
ている信号より導出し、表示する機能を備えた論理検証
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2191500A JPH0476775A (ja) | 1990-07-18 | 1990-07-18 | 論理検証方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2191500A JPH0476775A (ja) | 1990-07-18 | 1990-07-18 | 論理検証方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0476775A true JPH0476775A (ja) | 1992-03-11 |
Family
ID=16275686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2191500A Pending JPH0476775A (ja) | 1990-07-18 | 1990-07-18 | 論理検証方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0476775A (ja) |
-
1990
- 1990-07-18 JP JP2191500A patent/JPH0476775A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW202447436A (zh) | 驗證方法以及驗證裝置 | |
| JPH0476775A (ja) | 論理検証方法 | |
| Yonezawa et al. | Novel Hardware-in-the-Loop Simulation (HILS) technology for virtual testing of a power supply | |
| US20030188272A1 (en) | Synchronous assert module for hardware description language library | |
| JPH05181930A (ja) | 順次回路の特性決定 | |
| CN118227091B (zh) | 转向灯的软件开发方法、装置、设备、介质及计算机程序 | |
| JPH0756976A (ja) | 論理回路のシミュレーション装置 | |
| JP4577475B2 (ja) | 同期式順序回路のプロパティ検証方法および装置 | |
| CN115729218B (zh) | 一种多种换挡方式的模型测试方法、装置、设备和介质 | |
| JP2748396B2 (ja) | 論理シミュレーション方式 | |
| JP2972499B2 (ja) | 論理回路遅延シミュレータ装置 | |
| JP3341421B2 (ja) | 計数回路 | |
| JP2642146B2 (ja) | 電子制御ユニットの故障モード効果解析シミュレーション方法 | |
| JP2624135B2 (ja) | タイミング解析方法 | |
| JPH0830657A (ja) | 論理シミュレーション装置 | |
| JP2786017B2 (ja) | 半導体集積回路の製造方法 | |
| JP2924241B2 (ja) | 電子回路のシミュレーション方法 | |
| JPH03206981A (ja) | タイミング検証方法 | |
| JP3061972B2 (ja) | タイミング検証モデル | |
| JP2993223B2 (ja) | ループカウンタ制御信号発生回路 | |
| JPH0535817A (ja) | シミユレーシヨン方法 | |
| JPH05324754A (ja) | 論理シミュレーション用ゲート論理回路生成方法 | |
| JPH06243190A (ja) | 論理シミュレータ | |
| JPH04322371A (ja) | 回路シミュレータの収束性向上方法 | |
| JPH04333171A (ja) | シミュレーション装置 |