JPH0476888A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPH0476888A JPH0476888A JP2190270A JP19027090A JPH0476888A JP H0476888 A JPH0476888 A JP H0476888A JP 2190270 A JP2190270 A JP 2190270A JP 19027090 A JP19027090 A JP 19027090A JP H0476888 A JPH0476888 A JP H0476888A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- noise
- address
- address signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000001514 detection method Methods 0.000 claims abstract description 12
- 230000007257 malfunction Effects 0.000 abstract description 6
- 101150110971 CIN7 gene Proteins 0.000 abstract description 3
- 101150110298 INV1 gene Proteins 0.000 abstract description 3
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 8
- 101100113576 Arabidopsis thaliana CINV2 gene Proteins 0.000 description 3
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 2
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体記憶装置に関し、特に非同期型の半導体
記憶装置に関する。
記憶装置に関する。
従来、半導体記憶装置の回路動作には、非同期型の同期
型があり、一方の非同期型動作の回路はアドレス信号の
変化に従って各種回路が変化しデータを出力する。
型があり、一方の非同期型動作の回路はアドレス信号の
変化に従って各種回路が変化しデータを出力する。
この非同期型回路は基本信号からのタイミング調整が不
要で基本回路の高速化が容易であるため、また設計が容
易であるので、多く使用されている。
要で基本回路の高速化が容易であるため、また設計が容
易であるので、多く使用されている。
他方の同期型動作回路はアドレス信号の変化により発生
する信号を基本信号としてアドレス信号をラッチし、各
種回路を逐次動作させデータ出力信号をラッチして次の
アドレス信号の変化まで保持するものである。
する信号を基本信号としてアドレス信号をラッチし、各
種回路を逐次動作させデータ出力信号をラッチして次の
アドレス信号の変化まで保持するものである。
第３図は従来の半導体記憶回路の一例のブロック図、第
４図は第３図のブロックの各部信号のりイミング図であ
る。
４図は第３図のブロックの各部信号のりイミング図であ
る。
第３図及び第４図において、今アドレス入力信号端子Ａ
Ｏの信号に起因してセンスアンプ４が時点ｔ１において
′Ｌ“からＨ”に変化した後、“Ｈ”から“Ｌ ”のノ
イズが発生した場合、センスアンプ５の出力信号１には
ｖＮ誤動作波形が出力され、その後のデータ出力回路Ｄ
ＯＣを経てＯＵＴにも同様な誤動作波形Ｎが出力され、
“′Ｈ°“レベルの保持が一時的に中断され、実効的に
出力信号の立上りスピードが遅れる事になる。
Ｏの信号に起因してセンスアンプ４が時点ｔ１において
′Ｌ“からＨ”に変化した後、“Ｈ”から“Ｌ ”のノ
イズが発生した場合、センスアンプ５の出力信号１には
ｖＮ誤動作波形が出力され、その後のデータ出力回路Ｄ
ＯＣを経てＯＵＴにも同様な誤動作波形Ｎが出力され、
“′Ｈ°“レベルの保持が一時的に中断され、実効的に
出力信号の立上りスピードが遅れる事になる。
しかし従来の非同期型動作回路は、アドレス信号の変化
にしたがって各種回路が動作してデータ出力を変化させ
るので、データ出力変化による瞬時の大電流により電源
、ＧＮＤにノイズ信号が生じ、そのノイズ信号がアドレ
ス入力信号回路にあるいはセンスアンプ回路に帰還され
、あたかもアドレス信号あるいはセンスアンプ回路のデ
ータが変化した動作として誤動作しやすいという欠点が
あった。
にしたがって各種回路が動作してデータ出力を変化させ
るので、データ出力変化による瞬時の大電流により電源
、ＧＮＤにノイズ信号が生じ、そのノイズ信号がアドレ
ス入力信号回路にあるいはセンスアンプ回路に帰還され
、あたかもアドレス信号あるいはセンスアンプ回路のデ
ータが変化した動作として誤動作しやすいという欠点が
あった。
本発明による半導体記憶装置は、複数のアドレス入力信
号を入力してメモリセルの読出しデータをセンスアンプ
とインバータを介して出力する半導体記憶装置において
、前記アドレス入力信号を入力して変化に対応して所定
パルスを前記インバータのラッチ部に゛供給する少くと
も一つのアドレス入力信号変化検出回路を設けて構成さ
れている。
号を入力してメモリセルの読出しデータをセンスアンプ
とインバータを介して出力する半導体記憶装置において
、前記アドレス入力信号を入力して変化に対応して所定
パルスを前記インバータのラッチ部に゛供給する少くと
も一つのアドレス入力信号変化検出回路を設けて構成さ
れている。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図のブロックの動作を説明するための各信号のタイ
ミング図である。
第１図のブロックの動作を説明するための各信号のタイ
ミング図である。
ＡＯ，Ａｌはアドレス信号端子、ＡＣＯ，ＡＣｌはアド
レス信号入力回路、ＩＮＶＩはＡＴＤ信号の立下りにて
データをラッチするラッチ付インバータ、ＩＮＶ２はイ
ンバータ、ｐｏｃはデータ出力回路である。この半導体
記憶装置は、第３図の半導体記憶装置のインバータＩＮ
Ｖ３をラッチ付インバータＩＮＶＩに置換し、アドレス
信号入力回路ＡＣＯの出力を入力してアドレスの変化に
より検出パルス２を発生するアドレス信号変化検出回路
ＡＴＤを設けた点が従来例と異っている。
レス信号入力回路、ＩＮＶＩはＡＴＤ信号の立下りにて
データをラッチするラッチ付インバータ、ＩＮＶ２はイ
ンバータ、ｐｏｃはデータ出力回路である。この半導体
記憶装置は、第３図の半導体記憶装置のインバータＩＮ
Ｖ３をラッチ付インバータＩＮＶＩに置換し、アドレス
信号入力回路ＡＣＯの出力を入力してアドレスの変化に
より検出パルス２を発生するアドレス信号変化検出回路
ＡＴＤを設けた点が従来例と異っている。
アドレス信号変化検出回路ＡＴＤがノイズｖＮの発生期
間ＴＮを含む“Ｈ“レベルの間はラッチ付インバータＩ
ＮＶＩはＡＴＤ信号２により制゛御され、ノイズ電圧ｖ
Ｎを含むセンスアンプ出力信号ｌは取込まれず、ノイズ
が回復した時点ｔ２の後に、ＡＴＤ信号２が立下り、イ
ンバータＩＮＶ１には正しいデータがＹ−セレクタから
取込まれ、その後の時点ｔ３にはデータ出力回路ＤＯＣ
を経てＯＵＴにはノイズに影響されない出力データが出
力される。
間ＴＮを含む“Ｈ“レベルの間はラッチ付インバータＩ
ＮＶＩはＡＴＤ信号２により制゛御され、ノイズ電圧ｖ
Ｎを含むセンスアンプ出力信号ｌは取込まれず、ノイズ
が回復した時点ｔ２の後に、ＡＴＤ信号２が立下り、イ
ンバータＩＮＶ１には正しいデータがＹ−セレクタから
取込まれ、その後の時点ｔ３にはデータ出力回路ＤＯＣ
を経てＯＵＴにはノイズに影響されない出力データが出
力される。
一般にアドレス信号によるノイズ発生は特定のアドレス
信号にある事が多いので、必要なセンスアンプの信号を
ＡＴＤに入力すればよい。
信号にある事が多いので、必要なセンスアンプの信号を
ＡＴＤに入力すればよい。
また、各アドレス信号入力端子Ａｃｔ （ｉ＝１〜ｎ）
と各センスアンプ４１との間にアドレス信号変化検出回
路ＡＴＤ ｉを設け、それらの動作・非動作を制御する
こともできる。
と各センスアンプ４１との間にアドレス信号変化検出回
路ＡＴＤ ｉを設け、それらの動作・非動作を制御する
こともできる。
以上説明したように本発明は、ノイズ発生に起因するア
ドレス信号入力回路にアドレス信号変化検出回路を設け
、その信号によるラッチ回路によりノイズ発生期間゛中
のノイズ信号を取り除き回路の誤動作が生じないという
効果がある。
ドレス信号入力回路にアドレス信号変化検出回路を設け
、その信号によるラッチ回路によりノイズ発生期間゛中
のノイズ信号を取り除き回路の誤動作が生じないという
効果がある。
第１図は本発明の一実施例のブロック図、第２図は第１
図のブロックの動作を説明するための各信号のタイミン
グ図、第３図は従来の半導体記憶装置の一例のブロック
図、第４図は第３図のブロックの動作を説明するための
各信号のタイミング図である。 ＩＮＶＩ・・・ラッチ付インバータ、ＩＮＶ２゜ＩＮＶ
３・・・インバータ、ＡＯ，Ａｌ・・・アドレス信号端
子、ＡＣＩ、ＡＣＩ・・・アドレス信号人カ回路、ＡＴ
Ｄ・・・アドレス信号変化検出回路、ＤＯＣ・・・デー
タ出力回路、ＯＵＴ・・・データ出力端子。
図のブロックの動作を説明するための各信号のタイミン
グ図、第３図は従来の半導体記憶装置の一例のブロック
図、第４図は第３図のブロックの動作を説明するための
各信号のタイミング図である。 ＩＮＶＩ・・・ラッチ付インバータ、ＩＮＶ２゜ＩＮＶ
３・・・インバータ、ＡＯ，Ａｌ・・・アドレス信号端
子、ＡＣＩ、ＡＣＩ・・・アドレス信号人カ回路、ＡＴ
Ｄ・・・アドレス信号変化検出回路、ＤＯＣ・・・デー
タ出力回路、ＯＵＴ・・・データ出力端子。
Claims (1)
- 【特許請求の範囲】 １、複数のアドレス入力信号を入力してメモリセルの読
出しデータをセンスアンプとインバータを介して出力す
る半導体記憶装置において、前記アドレス入力信号を入
力して変化に対応して所定パルスを前記インバータのラ
ッチ部に供給する少くとも一つのアドレス入力信号変化
検出回路を設けたことを特徴とする半導体記憶装置。 ２、前記アドレス変化検出回路をそれぞれのアドレス入
力信号に対応してそれぞれ具備し、前記アドレス変化検
出回路の使用または未使用を各々のアドレス信号毎に選
択できる制御手段を有することを特徴とする請求項１記
載の半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2190270A JPH0476888A (ja) | 1990-07-18 | 1990-07-18 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2190270A JPH0476888A (ja) | 1990-07-18 | 1990-07-18 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0476888A true JPH0476888A (ja) | 1992-03-11 |
Family
ID=16255361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2190270A Pending JPH0476888A (ja) | 1990-07-18 | 1990-07-18 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0476888A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100556179B1 (ko) * | 1998-03-30 | 2006-03-03 | 산요덴키가부시키가이샤 | 어드레스 천이 검출 회로 |
-
1990
- 1990-07-18 JP JP2190270A patent/JPH0476888A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100556179B1 (ko) * | 1998-03-30 | 2006-03-03 | 산요덴키가부시키가이샤 | 어드레스 천이 검출 회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6363031B2 (en) | Circuit, architecture and method for reducing power consumption in a synchronous integrated circuit | |
| KR920001518A (ko) | 반도체 집적회로 | |
| JPH06101227B2 (ja) | 半導体メモリ装置 | |
| KR950004271A (ko) | 반도체 메모리 장치의 전원전압 감지회로 | |
| JPH073751B2 (ja) | 電流サージ制御集積回路 | |
| JPH0476888A (ja) | 半導体記憶装置 | |
| KR100289341B1 (ko) | 반도체 메모리 장치의 어드레스 천이 검출 회로 | |
| TW530309B (en) | Synchronous semiconductor memory device having a function for controlling sense amplifiers | |
| KR890015285A (ko) | 반도체집적회로의 오동작방지회로 | |
| JP3168581B2 (ja) | 半導体記憶装置 | |
| TW425550B (en) | Semiconductor storage device capable of speeding up an access from a standby state | |
| JP2964704B2 (ja) | クロック停止回路 | |
| KR20000041581A (ko) | 저전력 클럭버퍼 | |
| KR100266627B1 (ko) | 파워다운회로 | |
| JP2781651B2 (ja) | Ｉｃメモリ回路 | |
| KR960025734A (ko) | 반도체 장치의 리프레쉬 제어방법 및 그 장치 | |
| JP3080719B2 (ja) | 読み出し専用メモリ装置 | |
| JP2637840B2 (ja) | 半導体メモリ回路 | |
| JP3032034B2 (ja) | メモリ出力制御回路 | |
| KR100205305B1 (ko) | 페이지 모드회로 | |
| JPH06203577A (ja) | 半導体メモリ装置 | |
| JPS63282865A (ja) | 入出力回路 | |
| JPH0644782A (ja) | バッファ装置 | |
| JPH05265791A (ja) | 状態遷移監視回路 | |
| JPS5456748A (en) | Writing circuit for analog memory |