JPH0476924A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0476924A JPH0476924A JP2190279A JP19027990A JPH0476924A JP H0476924 A JPH0476924 A JP H0476924A JP 2190279 A JP2190279 A JP 2190279A JP 19027990 A JP19027990 A JP 19027990A JP H0476924 A JPH0476924 A JP H0476924A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- film
- type
- ion implantation
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000012535 impurity Substances 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 26
- 238000005468 ion implantation Methods 0.000 claims abstract description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 15
- 239000007943 implant Substances 0.000 claims abstract 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 36
- 229920005591 polysilicon Polymers 0.000 abstract description 36
- 238000009792 diffusion process Methods 0.000 abstract description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052782 aluminium Inorganic materials 0.000 abstract description 5
- 229910052785 arsenic Inorganic materials 0.000 abstract description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052737 gold Inorganic materials 0.000 abstract description 5
- 239000010931 gold Substances 0.000 abstract description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 4
- 239000011574 phosphorus Substances 0.000 abstract description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にオーバレイ
構造のバイポーラトランジスタにおけるパラスティング
抵抗の製造方法に関する。
構造のバイポーラトランジスタにおけるパラスティング
抵抗の製造方法に関する。
動作周波数１００ＭＨｚ以上、出力電力ＩＷ以上の高周
波高出力バイポーラトランジスタにおいては、エミッタ
近傍より発生する熱が集中して、トランジスタ動作が不
均一になる。トランジスタ動作を均一にするこのにより
ＲＦ特性の向上がはかられる０通常、エミッタ領域とエ
ミッタ電極との間にパラスティング抵抗を入れ、負帰還
をがけることにより、エミッタ電流が均一に流れ、トラ
ンジスタ全体の動作が均一になるようになっている。
波高出力バイポーラトランジスタにおいては、エミッタ
近傍より発生する熱が集中して、トランジスタ動作が不
均一になる。トランジスタ動作を均一にするこのにより
ＲＦ特性の向上がはかられる０通常、エミッタ領域とエ
ミッタ電極との間にパラスティング抵抗を入れ、負帰還
をがけることにより、エミッタ電流が均一に流れ、トラ
ンジスタ全体の動作が均一になるようになっている。
以下、図面を用いて従来技術による半導体装置の製造方
法の説明を行なう、第４図（ａ）〜（Ｃ）は、従来技術
によるオーバレイ構造のバイポーラトランジスタの製造
工程順の断面図であり、第５図は従来のバイポーラトラ
ンジスタの平面図である。第４図（ａ）〜（ｃ）は、第
５図における一点鎖線ＢＢ’に相当する部分での断面図
である。
法の説明を行なう、第４図（ａ）〜（Ｃ）は、従来技術
によるオーバレイ構造のバイポーラトランジスタの製造
工程順の断面図であり、第５図は従来のバイポーラトラ
ンジスタの平面図である。第４図（ａ）〜（ｃ）は、第
５図における一点鎖線ＢＢ’に相当する部分での断面図
である。
まず、比抵抗０．５〜２５Ω・ｃｍのＮ型半導体基板１
をコレクタ領域とし、Ｎ型半導体基板１の一生表面にシ
ート抵抗が１０Ω／口程度の２１型グラフトベース領域
２．並びにシート抵抗が１にΩ／口程度のＰ型ベース領
域３を形成する。
をコレクタ領域とし、Ｎ型半導体基板１の一生表面にシ
ート抵抗が１０Ω／口程度の２１型グラフトベース領域
２．並びにシート抵抗が１にΩ／口程度のＰ型ベース領
域３を形成する。
次に、Ｎ型半導体基板１の一生表面に第１の絶縁膜４を
形成し、Ｐ型ベース領域３上の第１の絶縁膜４に所定形
状のエミッタ開口５を設ける。続いて、ノンドープポリ
シリコンＷｉ、６を形成する〔第４図（ａ）〕。なお、
ノンドープポリシリコン膜６の代りにアモルファスシリ
コン膜を用いる場合もある。
形成し、Ｐ型ベース領域３上の第１の絶縁膜４に所定形
状のエミッタ開口５を設ける。続いて、ノンドープポリ
シリコンＷｉ、６を形成する〔第４図（ａ）〕。なお、
ノンドープポリシリコン膜６の代りにアモルファスシリ
コン膜を用いる場合もある。
次に、ノンドープポリシリコン膜６にＮ型不純物（砒素
または燐）をドース量５Ｘ１０”ｃｍ−２程度以上イオ
ン注入することにより、ノンドープポリシリコン膜６を
Ｎ＋型ポリシリコン膜６ｂに変換する〔第４図（ｂ）〕
。
または燐）をドース量５Ｘ１０”ｃｍ−２程度以上イオ
ン注入することにより、ノンドープポリシリコン膜６を
Ｎ＋型ポリシリコン膜６ｂに変換する〔第４図（ｂ）〕
。
更に、通常のフォトリングラフイエ程、エッチング工程
によりＮ“ポリシリコン膜６ｂを選択的に除去する〔第
５図参照〕。次に、熱処理工程により、Ｎ＋ポリシリコ
ン膜６ｂを拡散源として自己整合的にエミッタ領域７を
形成する。続いて、エミッタコンタクト開口８を持った
第２の絶縁膜９、および金またはアルミニウムからなる
エミッタ電極１０を逐次形成する〔第４図（Ｃ）〕。−
方、Ｐ＋型グラフトベース領域２上には選択的にベース
コンタクト開孔１１を形成し、その上に金またはアルミ
ニウムからなるベースｉＪｇ！１２を形成する〔第５図
〕。
によりＮ“ポリシリコン膜６ｂを選択的に除去する〔第
５図参照〕。次に、熱処理工程により、Ｎ＋ポリシリコ
ン膜６ｂを拡散源として自己整合的にエミッタ領域７を
形成する。続いて、エミッタコンタクト開口８を持った
第２の絶縁膜９、および金またはアルミニウムからなる
エミッタ電極１０を逐次形成する〔第４図（Ｃ）〕。−
方、Ｐ＋型グラフトベース領域２上には選択的にベース
コンタクト開孔１１を形成し、その上に金またはアルミ
ニウムからなるベースｉＪｇ！１２を形成する〔第５図
〕。
エミッタ開孔５とエミッタコンタクト開孔８との間のＮ
＋ポリシリコン膜６ｂは、エミッタ領域７を形成するた
めの不純物の拡散源として用いられると同時に、パラス
ティング抵抗として用いられる。この値はエミッタ開孔
５とエミッタコンタクト開孔８との間の間隔ｄ、エミッ
タコンタクト開孔８の長さρ、Ｎ＋ポリシリコン膜６ｂ
のシート抵抗ρ１等により決まる１例えば、膜厚が０．
３μｍのノンドープポリシリコン！Ｉ６に、ドース量５
〜７Ｘ１０”ａｍ−”のＮ型不純物のイオン注入を行っ
た場合、シート抵抗ρ、が５００〜３００Ω／口程度の
Ｎ１ポリシリコン膜６ｂが得られる。
＋ポリシリコン膜６ｂは、エミッタ領域７を形成するた
めの不純物の拡散源として用いられると同時に、パラス
ティング抵抗として用いられる。この値はエミッタ開孔
５とエミッタコンタクト開孔８との間の間隔ｄ、エミッ
タコンタクト開孔８の長さρ、Ｎ＋ポリシリコン膜６ｂ
のシート抵抗ρ１等により決まる１例えば、膜厚が０．
３μｍのノンドープポリシリコン！Ｉ６に、ドース量５
〜７Ｘ１０”ａｍ−”のＮ型不純物のイオン注入を行っ
た場合、シート抵抗ρ、が５００〜３００Ω／口程度の
Ｎ１ポリシリコン膜６ｂが得られる。
上述した従来技術によりオーバレイ構造のバイポーラト
ランジスタを製造する場合、Ｎ＋ポリシリコン膜の不純
物濃度の下限はエミッタ領域の形成条件により支配され
る。即ち、不純物濃度が低いと、熱処理を施してもエミ
ッタ領域の濃度の不純物濃度が上らず、ｈＰｌが高くで
きない。このため、ドース量５Ｘ１０”ｃｍ−２以上の
Ｎ型不純物のイオン注入を行っている。それにより、パ
ラスティング抵抗は、その値を自由に設定できないとい
う欠点があった。
ランジスタを製造する場合、Ｎ＋ポリシリコン膜の不純
物濃度の下限はエミッタ領域の形成条件により支配され
る。即ち、不純物濃度が低いと、熱処理を施してもエミ
ッタ領域の濃度の不純物濃度が上らず、ｈＰｌが高くで
きない。このため、ドース量５Ｘ１０”ｃｍ−２以上の
Ｎ型不純物のイオン注入を行っている。それにより、パ
ラスティング抵抗は、その値を自由に設定できないとい
う欠点があった。
トランジスタの電力利得を上げる一つの方法として、エ
ミッタ開孔とエミッタ開孔との間の距離を狭めることが
行なわれるが、これはＲＦ動作時の熱源が集中すること
になる。この場合、エミッタ開孔とエミッタ開孔との間
の距離を狭める前に比べて、パラスティング抵抗の値は
高くしないと各エミッタ領域の動作を均一にすることが
できなくなる。ところが、エミッタ開孔とエミッタ開孔
との間の距離を狭めると、エミッタ開孔とエミッタコン
タクト開孔との間の距離も挟まり、パラスティング抵抗
の値は低くなる。パラスティング抵抗の値を高くするに
は、Ｎ＋ポリシリコン膜の不純物濃度、換言すればＮ型
不純物のドース量を下げなければならなくなる。しかし
、上述のように従来技術による製造方法では、Ｎ型不純
物のドース量に下限があるため、パラスティング抵抗は
必要とされる値より低くなってしまい、バイポーラトラ
ンジスタのＲＦ動作が不均一になり、電力利得が低く押
さえられてしまうという欠点があった。
ミッタ開孔とエミッタ開孔との間の距離を狭めることが
行なわれるが、これはＲＦ動作時の熱源が集中すること
になる。この場合、エミッタ開孔とエミッタ開孔との間
の距離を狭める前に比べて、パラスティング抵抗の値は
高くしないと各エミッタ領域の動作を均一にすることが
できなくなる。ところが、エミッタ開孔とエミッタ開孔
との間の距離を狭めると、エミッタ開孔とエミッタコン
タクト開孔との間の距離も挟まり、パラスティング抵抗
の値は低くなる。パラスティング抵抗の値を高くするに
は、Ｎ＋ポリシリコン膜の不純物濃度、換言すればＮ型
不純物のドース量を下げなければならなくなる。しかし
、上述のように従来技術による製造方法では、Ｎ型不純
物のドース量に下限があるため、パラスティング抵抗は
必要とされる値より低くなってしまい、バイポーラトラ
ンジスタのＲＦ動作が不均一になり、電力利得が低く押
さえられてしまうという欠点があった。
本発明による半導体装置の製造方法は、オーバレイ構造
のバイポーラトランジスタにおけるパラスティング抵抗
の製造方法にいて、 Ｎ型半導体基板上にＰ型のグラフトベース領域並びにＰ
型のベース領域を形成し、ベース領域上に所定形状のエ
ミッタ開孔を有した第１の絶縁膜を形成する工程と、 シリコン膜を形成し、Ｎ型不純物をシリコン膜に注入す
る第１イオン注入工程と、 フォトレジスト膜をマスクにして、エミッタ開孔上のシ
リコン膜に選択的にＮ型不純物を注入する第２イオン注
入工程と、 熱処理によりエミッタ領域を形成し、シリコン膜上に所
定形状のエミッタコンタクト開口を有した第２の絶縁膜
を形成し、エミッタ電極を形成する工程と、 を有している。
のバイポーラトランジスタにおけるパラスティング抵抗
の製造方法にいて、 Ｎ型半導体基板上にＰ型のグラフトベース領域並びにＰ
型のベース領域を形成し、ベース領域上に所定形状のエ
ミッタ開孔を有した第１の絶縁膜を形成する工程と、 シリコン膜を形成し、Ｎ型不純物をシリコン膜に注入す
る第１イオン注入工程と、 フォトレジスト膜をマスクにして、エミッタ開孔上のシ
リコン膜に選択的にＮ型不純物を注入する第２イオン注
入工程と、 熱処理によりエミッタ領域を形成し、シリコン膜上に所
定形状のエミッタコンタクト開口を有した第２の絶縁膜
を形成し、エミッタ電極を形成する工程と、 を有している。
更に、本発明による半導体装置の製造方法は、前記第２
イオン注入工程において、 フォトレジスト膜をマスクにする代りに、絶縁膜をマス
クにする工程を有している。
イオン注入工程において、 フォトレジスト膜をマスクにする代りに、絶縁膜をマス
クにする工程を有している。
次に本発明について図面を参照して説明する。
第１図（ａ）〜（ｄ）は本発明の第１の実施例を説明す
るための製造工程順の断面図であり、第２図は第１の実
施例により製造した半導体装置の平面図である。また、
第１図（ａ）〜（ｄ）は第２図における一点ｉ＆ｉＡＡ
’の部分での断面を示している。
るための製造工程順の断面図であり、第２図は第１の実
施例により製造した半導体装置の平面図である。また、
第１図（ａ）〜（ｄ）は第２図における一点ｉ＆ｉＡＡ
’の部分での断面を示している。
まず、比抵抗０．５〜２５Ω・ｃｍのＮ型半導体基板１
をコレクタ領域とし、Ｎ型半導体基板１の一生表面にシ
ート抵抗が１０Ω／口程度のＰ“型グラフトベース領域
２．並びにシート抵抗が１にΩ／口程度のＰ型ベース領
域３を形成する６次に、Ｎ型半導体基板１の一生表面に
第１の絶縁膜４を形成し、Ｐ型ベース領域３上の第１の
絶縁膜４に所定形状のエミッタ開口らを設ける。エミッ
タ開口５のピッチは６〜９μｍである。続いて、シリコ
ン膜であるところの膜厚０３μｍのノンドープポリシリ
コン膜６を全面に形成する〔第１図（ａ）〕。なお、ノ
ンドープポリシリコン膜６の代りに、アモルファスシリ
コン膜を用いてもよい。
をコレクタ領域とし、Ｎ型半導体基板１の一生表面にシ
ート抵抗が１０Ω／口程度のＰ“型グラフトベース領域
２．並びにシート抵抗が１にΩ／口程度のＰ型ベース領
域３を形成する６次に、Ｎ型半導体基板１の一生表面に
第１の絶縁膜４を形成し、Ｐ型ベース領域３上の第１の
絶縁膜４に所定形状のエミッタ開口らを設ける。エミッ
タ開口５のピッチは６〜９μｍである。続いて、シリコ
ン膜であるところの膜厚０３μｍのノンドープポリシリ
コン膜６を全面に形成する〔第１図（ａ）〕。なお、ノ
ンドープポリシリコン膜６の代りに、アモルファスシリ
コン膜を用いてもよい。
次に、第１イオン注入工程として、ノンドープポリシリ
コン膜６にＮ型不純物（砒素または燐）をドースｊＥ７
ｘ １０１４〜５ｘ １０１５ｃｍ−２程度のイオン注
入することにより、ノンドープポリシリコン膜６をＮ型
ポリシリコン膜６ａに変換する〔第１図（ｂ）〕。この
とき、Ｎ型ポリシリコンＭ６ａのシート抵抗ρ、は６０
００〜５００Ω／ロ程度となる。なお、「Ｎ型」と表現
したのは、後工程の第２イオン注入工程での不純物濃度
より低濃度という意味からである。
コン膜６にＮ型不純物（砒素または燐）をドースｊＥ７
ｘ １０１４〜５ｘ １０１５ｃｍ−２程度のイオン注
入することにより、ノンドープポリシリコン膜６をＮ型
ポリシリコン膜６ａに変換する〔第１図（ｂ）〕。この
とき、Ｎ型ポリシリコンＭ６ａのシート抵抗ρ、は６０
００〜５００Ω／ロ程度となる。なお、「Ｎ型」と表現
したのは、後工程の第２イオン注入工程での不純物濃度
より低濃度という意味からである。
次に、通常のフォトリングラフイエ程、エッチング工程
により、ベースコンタクト開孔形成領域上のＮ型ポリシ
リコン膜６ａを選択的に除去する〔第２図参照〕。
により、ベースコンタクト開孔形成領域上のＮ型ポリシ
リコン膜６ａを選択的に除去する〔第２図参照〕。
続いて、エミッタ開孔５上以外をフォトレジスト膜１３
て゛覆う。フォトレジスト膜１３の開口部分の幅、およ
びこれら開口部分の間隔は、１．５〜２．ＯＪｉｍ、４
．５〜７．０μｍである。その後、第２イオン注入工程
として、フォトレジスト膜１３をマスクに用い、Ｎ型ポ
リシリコン膜６ａにＮ型不純ＩＩ（砒素または憐）をド
ース量５Ｘ１０”ｃｍ−２程度以上イオン注入すること
により、Ｎ型ポリシリコン膜６ａをＮ＋型ポリシリコン
膜６ｂに変換する〔第１図（ｃ））−第２イオン注入工
程として、ドース量５〜７ Ｘ １０ ”ｃ ｍ−２の
Ｎ型不純物のイオン注入を行った場合、シート抵抗ρ１
が５００〜３００Ω／口程度のＮ″″型ポリシリコン膜
６ｂが得られる。
て゛覆う。フォトレジスト膜１３の開口部分の幅、およ
びこれら開口部分の間隔は、１．５〜２．ＯＪｉｍ、４
．５〜７．０μｍである。その後、第２イオン注入工程
として、フォトレジスト膜１３をマスクに用い、Ｎ型ポ
リシリコン膜６ａにＮ型不純ＩＩ（砒素または憐）をド
ース量５Ｘ１０”ｃｍ−２程度以上イオン注入すること
により、Ｎ型ポリシリコン膜６ａをＮ＋型ポリシリコン
膜６ｂに変換する〔第１図（ｃ））−第２イオン注入工
程として、ドース量５〜７ Ｘ １０ ”ｃ ｍ−２の
Ｎ型不純物のイオン注入を行った場合、シート抵抗ρ１
が５００〜３００Ω／口程度のＮ″″型ポリシリコン膜
６ｂが得られる。
更に、フォトレジスト膜１３を除去した後、熱処理工程
により、Ｎ＋型ポリシリコンｗＩ６ｂを拡散源として自
己整合的にエミッタ領域７を形成する。続いて、エミッ
タコンタクト開孔８を持つた第２の絶縁膜９．および金
またはアルミニウムからなるエミッタ電極１０を逐次形
成する〔第１図（ｄ）〕。エミッタコンタクト開孔８の
長さｉは、３０〜９０μｍである。一方、Ｐ＋型グラフ
トベース領域２上には選択的にベースコンタクト開孔１
１を形成し、その上に金またはアルミニウムからなるベ
ース電＆１２を形成する〔第２図〕。
により、Ｎ＋型ポリシリコンｗＩ６ｂを拡散源として自
己整合的にエミッタ領域７を形成する。続いて、エミッ
タコンタクト開孔８を持つた第２の絶縁膜９．および金
またはアルミニウムからなるエミッタ電極１０を逐次形
成する〔第１図（ｄ）〕。エミッタコンタクト開孔８の
長さｉは、３０〜９０μｍである。一方、Ｐ＋型グラフ
トベース領域２上には選択的にベースコンタクト開孔１
１を形成し、その上に金またはアルミニウムからなるベ
ース電＆１２を形成する〔第２図〕。
第３図は本発明の第２の実施例の主要部分の断面図であ
る。本実施例では、第１図（ｂ）の工程までは第１の実
施例と同じに形成する。
る。本実施例では、第１図（ｂ）の工程までは第１の実
施例と同じに形成する。
第１イオン注入工程の後に、通常の絶縁膜の化学気相成
長工程、フォトリソグラフイエ程、エッチング工程によ
り、エミッタ開孔５上以外を厚さ０２μｍ程度の絶縁膜
１４で選択的に覆う。この絶縁膜１４は、例えばシリコ
ン窒化膜、シリコン酸化膜等である。次に、第２イオン
注入工程として、絶縁膜１４をマスクに用い、Ｎポリシ
リコン膜６ａにＮ型不純物（砒素または燐）をドース量
５Ｘ１０”ｃｍ−”程度以上イオン注入することにより
、Ｎ型ポリシリコンＭ６ａをＮ＋型ポリシリコン膜６ｂ
に変換する。
長工程、フォトリソグラフイエ程、エッチング工程によ
り、エミッタ開孔５上以外を厚さ０２μｍ程度の絶縁膜
１４で選択的に覆う。この絶縁膜１４は、例えばシリコ
ン窒化膜、シリコン酸化膜等である。次に、第２イオン
注入工程として、絶縁膜１４をマスクに用い、Ｎポリシ
リコン膜６ａにＮ型不純物（砒素または燐）をドース量
５Ｘ１０”ｃｍ−”程度以上イオン注入することにより
、Ｎ型ポリシリコンＭ６ａをＮ＋型ポリシリコン膜６ｂ
に変換する。
次に、絶縁膜１４を残したまま、あるいは除去した後、
熱処理工程を行なう。以降の工程は、第１の実施例と同
じである。
熱処理工程を行なう。以降の工程は、第１の実施例と同
じである。
本実施例では、第２イオン注入工程におけるドース量が
多い場合に有用である。ドース量が多いときにフォトレ
ジスト膜をマスクとして用いると、フォトレジスト膜が
変質して除去しにくくなることがある。
多い場合に有用である。ドース量が多いときにフォトレ
ジスト膜をマスクとして用いると、フォトレジスト膜が
変質して除去しにくくなることがある。
以上説明したように本発明は、オーバレイ構造のバイポ
ーラトランジスタのパラスティング抵抗の形成に際して
、エミッタ領域の拡散源、およびパラスティング抵抗と
なるポリシリコン膜もしくはアモルファスシリコン膜か
らなるシリコン膜をＮ型化する工程を２段階に分けて行
なっている。
ーラトランジスタのパラスティング抵抗の形成に際して
、エミッタ領域の拡散源、およびパラスティング抵抗と
なるポリシリコン膜もしくはアモルファスシリコン膜か
らなるシリコン膜をＮ型化する工程を２段階に分けて行
なっている。
すなわち、第１イオン注入工程においてシリコン膜全面
にＮ型不純物を注入し、第２イオン注入工程においてエ
ミッタ形成領域上のシリコン膜に選択的に再びＮ型不純
物を注入する。
にＮ型不純物を注入し、第２イオン注入工程においてエ
ミッタ形成領域上のシリコン膜に選択的に再びＮ型不純
物を注入する。
これにより、パラスティング抵抗となるポリシリコン膜
のＮ型不純物濃度は、エミッタ領域の拡散源となるポリ
シリコン膜のＮ型不純物濃度、すなわちバイポーラトラ
ンジスタのｈＦＥを確保しるのに必要なＮ型不純物濃度
に支配されることなく、独立にかつ低く設定することが
実現できる。
のＮ型不純物濃度は、エミッタ領域の拡散源となるポリ
シリコン膜のＮ型不純物濃度、すなわちバイポーラトラ
ンジスタのｈＦＥを確保しるのに必要なＮ型不純物濃度
に支配されることなく、独立にかつ低く設定することが
実現できる。
その結果、バイポーラトランジスタのｈＦＥを犠牲にす
ることなくパラスティング抵抗の値を高めることができ
、バイポーラトランジスタ内の各エミッタ領域は均一動
作し、電力利得を上げることが可能となる。
ることなくパラスティング抵抗の値を高めることができ
、バイポーラトランジスタ内の各エミッタ領域は均一動
作し、電力利得を上げることが可能となる。
第１図（ａ）〜（ｄ）は本発明の第１の実施例を説明す
るための工程順の断面図、第２図は本発明の第１の実施
例による半導体装置の平面図、第３図は本発明の第２の
実施例の主要工程の断面図、第４図（ａ）〜（ｃ）は従
来の半導体装置の製造方法を説明するための工程順の断
面図、第５図は従来の製造方法による半導体装置の平面
図である。 ］・・・Ｎ型半導体基板、２・・・Ｐ゛型ダグラフトベ
ース領域３・ Ｐ型ベース領域、４・第１の絶縁膜、５
・・・エミッタ開孔、６・・・ノンドープポリシリコン
膜、６ａ・・・Ｎ型ポリシリコン膜、６ ｂ 、、、
Ｎ ＋型ポリシリコン膜、７・・・エミッタ領域、８・
・・エミッタコンタクト開孔、９・・・第２の絶縁膜、
１０・・エミッタ電極、１１・・・ベースコンタクト開
孔、１２・・・ベースｔｉ、１３・・・フォトレジスト
膜、１４・・・絶縁膜。
るための工程順の断面図、第２図は本発明の第１の実施
例による半導体装置の平面図、第３図は本発明の第２の
実施例の主要工程の断面図、第４図（ａ）〜（ｃ）は従
来の半導体装置の製造方法を説明するための工程順の断
面図、第５図は従来の製造方法による半導体装置の平面
図である。 ］・・・Ｎ型半導体基板、２・・・Ｐ゛型ダグラフトベ
ース領域３・ Ｐ型ベース領域、４・第１の絶縁膜、５
・・・エミッタ開孔、６・・・ノンドープポリシリコン
膜、６ａ・・・Ｎ型ポリシリコン膜、６ ｂ 、、、
Ｎ ＋型ポリシリコン膜、７・・・エミッタ領域、８・
・・エミッタコンタクト開孔、９・・・第２の絶縁膜、
１０・・エミッタ電極、１１・・・ベースコンタクト開
孔、１２・・・ベースｔｉ、１３・・・フォトレジスト
膜、１４・・・絶縁膜。
Claims (1)
- 【特許請求の範囲】 １、Ｎ型半導体基板上にＰ型のグラフトベース領域並
びにＰ型のベース領域を形成し、前記ベース領域上に所
定形状のエミッタ開孔を有した第１の絶縁膜を形成する
工程と、 シリコン膜を形成し、Ｎ型不純物を前記シリコン膜に注
入する第１イオン注入工程と、 フォトレジスト膜をマスクにして、前記エミッタ開孔上
の前記シリコン膜に選択的にＮ型不純物を注入する第２
イオン注入工程と、 熱処理によりエミッタ領域を形成し、前記シリコン膜上
に所定形状のエミッタコンタクト開口を有した第２の絶
縁膜を形成し、エミッタ電極を形成する工程と、 を有することを特徴とする半導体装置の製造方法。 ２、請求項１記載の半導体装置の製造方法における第２
イオン注入工程において、 フォトレジスト膜をマスクにする代りに、絶縁膜をマス
クにすることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2190279A JPH0476924A (ja) | 1990-07-18 | 1990-07-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2190279A JPH0476924A (ja) | 1990-07-18 | 1990-07-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0476924A true JPH0476924A (ja) | 1992-03-11 |
Family
ID=16255522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2190279A Pending JPH0476924A (ja) | 1990-07-18 | 1990-07-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0476924A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7070744B2 (en) | 1999-05-20 | 2006-07-04 | Institute For Advanced Engineering | Purification system of exhaust gases of an internal combustion engine |
| JP2009108803A (ja) * | 2007-10-31 | 2009-05-21 | Denso Corp | 内燃機関の排気浄化装置 |
-
1990
- 1990-07-18 JP JP2190279A patent/JPH0476924A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7070744B2 (en) | 1999-05-20 | 2006-07-04 | Institute For Advanced Engineering | Purification system of exhaust gases of an internal combustion engine |
| JP2009108803A (ja) * | 2007-10-31 | 2009-05-21 | Denso Corp | 内燃機関の排気浄化装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3098848B2 (ja) | 自己整合型プレーナモノリシック集積回路縦型トランジスタプロセス | |
| US4351099A (en) | Method of making FET utilizing shadow masking and diffusion from a doped oxide | |
| JPH0476924A (ja) | 半導体装置の製造方法 | |
| US5328857A (en) | Method of forming a bilevel, self aligned, low base resistance semiconductor structure | |
| KR0179823B1 (ko) | 반도체장치의 제조방법 | |
| JP2001111052A (ja) | 半導体装置およびその製造方法 | |
| JPH11135783A (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| JP2976513B2 (ja) | 半導体装置 | |
| JPH088401A (ja) | 半導体装置の製造方法 | |
| JPH0888232A (ja) | 縦型ｍｏｓ半導体素子の製造方法 | |
| JPH0778979A (ja) | 半導体装置の製造方法 | |
| US5376563A (en) | Method of manufacturing an emitter base self alignment structure | |
| JPS6373667A (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JP3333863B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2001144102A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2573303B2 (ja) | 半導体装置の製造方法 | |
| JP3052347B2 (ja) | 半導体装置及びその製造方法 | |
| JP2915040B2 (ja) | 半導体装置の製造方法 | |
| JPH04312925A (ja) | 半導体装置 | |
| JPH02267943A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPS63111667A (ja) | 半導体装置の製造方法 | |
| JPH0212832A (ja) | 半導体装置の製造方法 | |
| JPH0548937B2 (ja) | ||
| JPH06120231A (ja) | ダイオードおよびその製造方法 | |
| JPH03198348A (ja) | Ｍｏｓ型半導体装置の製造方法 |