JPH0476928A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0476928A JPH0476928A JP2191212A JP19121290A JPH0476928A JP H0476928 A JPH0476928 A JP H0476928A JP 2191212 A JP2191212 A JP 2191212A JP 19121290 A JP19121290 A JP 19121290A JP H0476928 A JPH0476928 A JP H0476928A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- lead
- semiconductor
- electrode
- electric field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/934—Cross-sectional shape, i.e. in side view
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体装置の電極構造に関する。
［従来の技術］
従来の半導体装置の電極構造は第２図に示す様に、入出
力電極から導電体により外部に引き出されるが（以降
引出し導電体をリードと称する）導電体と半導体基板は
半導体上の絶縁膜及び樹脂を介して対面している構造に
なっていた。
力電極から導電体により外部に引き出されるが（以降
引出し導電体をリードと称する）導電体と半導体基板は
半導体上の絶縁膜及び樹脂を介して対面している構造に
なっていた。
［発明が解決しようとする課題］
しかし、前述の従来技術では半導体基板とリードとの間
に電界がかかると、樹脂内に水分が含まれた場合は樹脂
内の導電性物質が電界によって移動し、経時的に半導体
基板もしくはリードを劣化させ半導体装置の信頼性を著
しく低下させるという問題点を有する。
に電界がかかると、樹脂内に水分が含まれた場合は樹脂
内の導電性物質が電界によって移動し、経時的に半導体
基板もしくはリードを劣化させ半導体装置の信頼性を著
しく低下させるという問題点を有する。
そこで本発明はこのような問題点を解決するもので、そ
の目的とするところは経時変化による劣化のない半導体
装置を提供するところにある。
の目的とするところは経時変化による劣化のない半導体
装置を提供するところにある。
［課題を解決するための手段］
本発明の半導体装置は、信号もしくは電源の入出力電極
を複数有し、ワイヤー 棒状もしくは薄膜状の導電体に
よって外部に電位もしくは信号を入出力する電極構造に
おいて、ワイヤー 棒状もしくは薄膜状の前記導電体の
引出し部分と対向する半導体基板上に各々の電極と同電
位、同一信号の電極を設ける事を特徴とする。
を複数有し、ワイヤー 棒状もしくは薄膜状の導電体に
よって外部に電位もしくは信号を入出力する電極構造に
おいて、ワイヤー 棒状もしくは薄膜状の前記導電体の
引出し部分と対向する半導体基板上に各々の電極と同電
位、同一信号の電極を設ける事を特徴とする。
［作用］
半導体チップを実装する際、半導体チップの入出力電極
にワイヤーもしくは棒状のリードを用いて外部電極に接
続するが、リードを固定するため樹脂をかぶせる。半導
体基板は正もしくは負電位で一定であり、リードに半導
体基板と反対の電位がかかった場合はリードと半導体基
板間の電界がかかる。
にワイヤーもしくは棒状のリードを用いて外部電極に接
続するが、リードを固定するため樹脂をかぶせる。半導
体基板は正もしくは負電位で一定であり、リードに半導
体基板と反対の電位がかかった場合はリードと半導体基
板間の電界がかかる。
樹脂内には導電性粒子が存在し、樹脂に水分が含まれる
と電界により導電性粒子が移動する。半導体基板上の絶
縁膜にわずかにでも傷があれば電流が流れ、半導体装置
の機能を損なうまでに至る。
と電界により導電性粒子が移動する。半導体基板上の絶
縁膜にわずかにでも傷があれば電流が流れ、半導体装置
の機能を損なうまでに至る。
リード下の半導体基板上に入出力電極と同電位の電極を
設ける事により樹脂に電界がかからなくなり電流は流れ
なくなる。
設ける事により樹脂に電界がかからなくなり電流は流れ
なくなる。
［実施例コ
第１図は本発明を説明する一実施例であり、第１図（ａ
）は本半導体装置を上から見た図。第１図（ｂ）は第１
図（ａ）のＡ−Ａ ＝間の断面図である。半導体基板内
の信号及び電源は半導体上のＡＬ配線６を介して入出力
ＡＬ電極１に接続されている。さらに半導体基板上に３
２けられた導電性突起物２を介し棒状のｌノード５に接
続され、外部に電位もしくは信号を人出力する。リード
５の弓出し部分に対向してＡＬ電極３が半導体基板上に
形成されている。本実施例ではＡＬ電極１とＡＬ電極３
とは同一電極となっている。リード５を固定するため半
導体基板上に樹脂を流し封止する。
）は本半導体装置を上から見た図。第１図（ｂ）は第１
図（ａ）のＡ−Ａ ＝間の断面図である。半導体基板内
の信号及び電源は半導体上のＡＬ配線６を介して入出力
ＡＬ電極１に接続されている。さらに半導体基板上に３
２けられた導電性突起物２を介し棒状のｌノード５に接
続され、外部に電位もしくは信号を人出力する。リード
５の弓出し部分に対向してＡＬ電極３が半導体基板上に
形成されている。本実施例ではＡＬ電極１とＡＬ電極３
とは同一電極となっている。リード５を固定するため半
導体基板上に樹脂を流し封止する。
半導体基板をＰ型とした場合、半導体基板は常に最も低
い電位となっており、入出力電極に高い電位がかかると
り−ド５と半導体基板間に電界がかかる。ワード５と半
導体基板の距離は突起物２の高さによって決まり十数ミ
クロン程度である。
い電位となっており、入出力電極に高い電位がかかると
り−ド５と半導体基板間に電界がかかる。ワード５と半
導体基板の距離は突起物２の高さによって決まり十数ミ
クロン程度である。
一般的に半導体上の絶縁膜に対し樹脂の方が不安定で、
樹脂に水分が含まれた場合、電界により樹脂内の導電粒
子が移動し、半導体基板上の絶縁膜にわずかでも導電性
があれば電流は流れ、長期的にリードもしくは半導体を
劣化させる。これはＮ型半導体基板でも同様である。
樹脂に水分が含まれた場合、電界により樹脂内の導電粒
子が移動し、半導体基板上の絶縁膜にわずかでも導電性
があれば電流は流れ、長期的にリードもしくは半導体を
劣化させる。これはＮ型半導体基板でも同様である。
ここで入出力電極と同電位の電極３をリード５に対向し
て設けることによりリード５と半導体基板間に電界がか
からずリードもしくは半導体を劣化させることはなくな
る。
て設けることによりリード５と半導体基板間に電界がか
からずリードもしくは半導体を劣化させることはなくな
る。
第３図は本発明の別の実施例を示す半導体装置の断面図
である。入出力電極１はコンタクト７により電極８に電
気的に接続されている。電極８はポリシリコンもしくは
ＡＬで構成されており、リード５に対向してリードの引
出し方向に配されている。入出力電極にかかった電位に
よって発生した電界は電極８と半導体基板間にかかり、
リード５との間にはかからない。
である。入出力電極１はコンタクト７により電極８に電
気的に接続されている。電極８はポリシリコンもしくは
ＡＬで構成されており、リード５に対向してリードの引
出し方向に配されている。入出力電極にかかった電位に
よって発生した電界は電極８と半導体基板間にかかり、
リード５との間にはかからない。
第４図は本発明の別の実施例を示す半導体装置の断面図
である。入出力電極１はコンタクト１０及び拡散１１に
より電極９に電気的に接続されている。電極９は半導体
基板とは逆極性の半導体で構成されており、リード５に
対向してリードの引出し方向に形成されている。入出力
電極にかかった電位によって発生した電界は電極９と半
導体基板間のジャンクションで吸収され、リード５との
間にはかからない。
である。入出力電極１はコンタクト１０及び拡散１１に
より電極９に電気的に接続されている。電極９は半導体
基板とは逆極性の半導体で構成されており、リード５に
対向してリードの引出し方向に形成されている。入出力
電極にかかった電位によって発生した電界は電極９と半
導体基板間のジャンクションで吸収され、リード５との
間にはかからない。
第５図はり−ド１２上に突起物を形成した場合の本発明
の別の実施例である。
の別の実施例である。
第６図は導電性薄膜配線１４が形成された基板１３に半
導体をのせることにより、外部に電位もしくは信号を引
き出す場合の本発明の実施例である。薄膜配ｆｉ１４に
沿って電極３が対向してのびている。
導体をのせることにより、外部に電位もしくは信号を引
き出す場合の本発明の実施例である。薄膜配ｆｉ１４に
沿って電極３が対向してのびている。
［発明の効果］
以上述べたように本発明によれば、ワイヤー・棒状もし
くは薄膜状の導電体の引出し部分と対向する半導体基板
上に各々の電極と同電位・同一信号の電極を設ける事に
より、入出力電極に高電圧がかかった場合でも導電体の
引出し部分と半導体基板との間には電界はかからない。
くは薄膜状の導電体の引出し部分と対向する半導体基板
上に各々の電極と同電位・同一信号の電極を設ける事に
より、入出力電極に高電圧がかかった場合でも導電体の
引出し部分と半導体基板との間には電界はかからない。
仮に湿度によってリードと半導体基板間の樹脂が導電性
を示しても、リードもしくは半導体を劣化させることな
く耐湿性の優れた信頼性の高い半導体装置が可能となる
。
を示しても、リードもしくは半導体を劣化させることな
く耐湿性の優れた信頼性の高い半導体装置が可能となる
。
また電極の電界が緩和されるため微細半導体実装が可能
となる。またより高い電圧を扱う半導体装置が可能とな
る。
となる。またより高い電圧を扱う半導体装置が可能とな
る。
第１図（ａ）（ｂ）は本発明の半導体装置の一実施例を
示す図であり、第１図（ａ）は平面図、第１図（ｂ）は
断面図である。 第２図（ａ）（ｂ）は従来の半導体装置を示す図であり
、第２図（ａ）は平面図、第２図（ｂ）は断面図である
。 第３図、第４図は本発明の半導体装置の別の実施例を示
す断面図である。 第５図、第６図は本発明を別の実装方式に適用した場合
を示す半導体装置の断面図である。 １ ・・入出力ＡＬ電極 ２ ・・導電性突起物 ３ ・・電ｆ！（ＡＬ） ４ ・・半導体エツジ ５．１２・ ・リード ６ ・・ＡＬ配線 ７．１０・・コンタクト ・電極（ボワシリコン、ＡＬ） ・電極（半導体） ・拡散 ・基板 ・薄膜配線 以上 出願人 セイコーエプソン株式会社 代理人弁理士 鈴木喜三部（化１名） 第 図 第 図
示す図であり、第１図（ａ）は平面図、第１図（ｂ）は
断面図である。 第２図（ａ）（ｂ）は従来の半導体装置を示す図であり
、第２図（ａ）は平面図、第２図（ｂ）は断面図である
。 第３図、第４図は本発明の半導体装置の別の実施例を示
す断面図である。 第５図、第６図は本発明を別の実装方式に適用した場合
を示す半導体装置の断面図である。 １ ・・入出力ＡＬ電極 ２ ・・導電性突起物 ３ ・・電ｆ！（ＡＬ） ４ ・・半導体エツジ ５．１２・ ・リード ６ ・・ＡＬ配線 ７．１０・・コンタクト ・電極（ボワシリコン、ＡＬ） ・電極（半導体） ・拡散 ・基板 ・薄膜配線 以上 出願人 セイコーエプソン株式会社 代理人弁理士 鈴木喜三部（化１名） 第 図 第 図
Claims (1)
- 信号もしくは電源の入出力電極を複数有し、ワイヤー
、棒状もしくは薄膜状の導電体によって外部に電位もし
くは信号を入出力する電極構造において、ワイヤー、棒
状もしくは薄膜状の前記導電体の引出し部分と対向する
半導体基板上に各々の電極と同電位、同一信号の電極を
設けることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2191212A JPH0476928A (ja) | 1990-07-19 | 1990-07-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2191212A JPH0476928A (ja) | 1990-07-19 | 1990-07-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0476928A true JPH0476928A (ja) | 1992-03-11 |
Family
ID=16270773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2191212A Pending JPH0476928A (ja) | 1990-07-19 | 1990-07-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0476928A (ja) |
-
1990
- 1990-07-19 JP JP2191212A patent/JPH0476928A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SE9703295D0 (sv) | Electrical devices and a method of manufacturing the same | |
| KR920006746A (ko) | 반도체용량식 가속도계 | |
| US20230140922A1 (en) | Current detection resistor and current detection apparatus | |
| JP2987088B2 (ja) | Ｍｏｓ技術電力デバイスチィップ及びパッケージ組立体 | |
| EP0064231B1 (en) | Compression-type semiconductor device | |
| US4902555A (en) | Hybrid circuit element and method of manufacturing the same | |
| US4602170A (en) | Resistive gate field effect transistor logic family | |
| KR910013517A (ko) | 대전력용 반도체 장치 | |
| JPH0476928A (ja) | 半導体装置 | |
| ATE67897T1 (de) | Integrierte halbleiterschaltung mit einem elektrisch leitenden flaechenelement. | |
| JPS5753944A (en) | Semiconductor integrated circuit | |
| GB967365A (en) | Semiconductor devices | |
| JP2006100481A (ja) | 半導体装置 | |
| JP2881907B2 (ja) | 電力用半導体装置 | |
| JP2809998B2 (ja) | 電力用ｍｏｓデバイスチップ及びパッケージアッセンブリ | |
| JPS59143358A (ja) | 半導体薄膜抵抗素子 | |
| JPS6362339A (ja) | 半導体装置 | |
| JPS6074665A (ja) | 半導体装置の製造方法 | |
| JPS60224256A (ja) | 複合形半導体装置 | |
| JPH04188841A (ja) | 半導体装置 | |
| JPS6112691Y2 (ja) | ||
| JPH05326844A (ja) | 半導体集積回路 | |
| JPS62155548A (ja) | 半導体集積回路の静電保護回路素子 | |
| KR920006194B1 (ko) | 양극성 핀치 저항소자 | |
| JPH04120771A (ja) | マスタースライス方式集積回路装置用遅延セル |