JPS62155548A - 半導体集積回路の静電保護回路素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔′産業上の利用分野〕 本発明は半導体集積回路の静電保護回路素子に関する。

〔従来の技術〕

従来、この種の静電保護回路素子は、第２図で示すよう
に端子３が保護抵抗４を介し、保護ダ、イオード７，８
に接続され、さらに保護抵抗９を介して保護すべき素子
１０（ここではインバータ）のゲートに接続される構成
になっており、さらに保護抵抗４は半導体基板上の酸化
膜上に作られていた。静電気が端子３に印加された場合
に、抵抗４とダイオード７あるいは８を介して正又は負
の電源端子１，２に流すことにより保護すべき素子１０
にはダイオードの両端電圧程度の低い電圧しか印加され
ないようにして保護している。ここで５．６はダイオー
ド７．８の内部抵抗である。

第３図は従来の静電保護回路素子の保護抵抗部の断面図
である。第３図に於て、１１は基板で、基板１１上に酸
化膜１２が形成され、酸化膜１２上に多結晶シリコンよ
りなる保護抵抗４が形成され、保護抵抗４は絶縁層１３
で被覆され、保護抵抗４の両端部に開口が設けられ端子
３が設けられている。なお１６は表面保護膜である。

〔発明が解決しようとする問題点〕

上述した従来の保護抵抗４は、第３図の断面図で示した
ように、半導体基板１１上の酸化［１２の上に形成され
ているため、静電気が端子３と基板１１間に印加される
と端子３と保護抵抗４との接合領域４から多結晶シリコ
ン４、酸化膜１２を介して基板１１に電界破壊を起し、
端子３と基板１１が電気的に短絡してしまうという問題
がある。

本発明の目的は、従来の問題点を除去し、簡単な構造で
端子と基板電位との短絡を防止できる半導体集積回路の
静電保護回路素子を提供することにある。

〔問題点を解決するための手段〕

本発明の半導体集積回路の静電保護回路素子は、半導体
基板上で直接多結晶シリコンに接続される入出力端子を
有する半導体集積回路の静電保護回路素子において、少
なくとも前記入出力端子と多結晶シリコンとの接合部の
直下に前記半導体基板と異なる導電型を有する拡散層が
形成されている構造を有している。

〔実施例〕

第１図（ａ）、（ｂ）は、本発明の一実施例の平面図及
び断面図である。

第１図（ａ）、（ｂ）に示すように実施例は入出力端子
３が保護抵抗４に接続され、他端から池素子へ接続され
るが、その保護抵抗４の多結晶シリコンの直下に基板１
１と異なる導電型をもつ拡散層１５を形成し、とくに拡
散層１５は、他の拡散層とは分離し、拡散層１５には、
電位を供給せずフローティングとする。しかるときは、
従来入出力端子と保護抵抗の接合領域１４から基板１１
との間に従来の絶縁膜１２の厚さに拡散層の深さ分の厚
さが加えられたことになるので、基板への電界破壊強度
が一層高められた静電保護回路素子が得られる。尚、拡
散層１５としては例えは相補型ＭＯＳ集積回路装置のウ
ェル領域を用いれば工程の追加はなく、従来と同じ価格
で実現できる。

また、第１図では、保護抵抗４の直下すべてに拡散層１
５を形成しているが、保護抵抗４の接合領域１４の直下
のみに拡散層を形成してもよい。

〔発明の効果〕

以上説明したように本発明は、多結晶シリコンの保護抵
抗の下に拡散層を形成することで、端子と保護抵抗の接
合領域から基板までの絶縁領域が基板上に形成した絶縁
膜の厚さから拡散層の深さ分の厚さが加えられ、基板へ
の電界破壊強度を一層高めることができる。

【図面の簡単な説明】

第１図（ａ）、（ｂ）は、本発明の一実施例の平面図お
よび断面図、第２図は、従来の一般的な入力保護回路図
、第３図は、従来の静電保護回路素子の断面図である。 １．２・・・電源、３・・・端子、４．９・・・保護抵
抗、５．６・・・抵抗、７．８・・・保護ダイオード、
１０・・・インバータ、１１・・・基板、１２・・・酸
化膜、１３・・・絶縁層、１４・・・接合部、１５・・
・拡散層、１６・・・表面保護膜。

Claims (1)

【特許請求の範囲】
1. 半導体基板上で直接多結晶シリコンに接続される入出力
   端子を有する半導体集積回路の静電保護回路素子におい
   て、少なくとも前記入出力端子と多結晶シリコンとの接
   合部の直下に前記半導体基板と異なる導電型を有する拡
   散層が形成されていることを特徴とする半導体集積回路
   の静電保護回路素子。