JPH0478049B2 - - Google Patents
Info
- Publication number
- JPH0478049B2 JPH0478049B2 JP59196702A JP19670284A JPH0478049B2 JP H0478049 B2 JPH0478049 B2 JP H0478049B2 JP 59196702 A JP59196702 A JP 59196702A JP 19670284 A JP19670284 A JP 19670284A JP H0478049 B2 JPH0478049 B2 JP H0478049B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- level
- voltage
- transistors
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、各種電子機器において複数の動作モ
ードのうち任意の動作モードを選択し、所望の回
路動作を行わしめる場合に用いて好適な動作切換
え回路に関する。
ードのうち任意の動作モードを選択し、所望の回
路動作を行わしめる場合に用いて好適な動作切換
え回路に関する。
近年の電子機器は複数の機能を併せたものが多
く、例えばレコードプレーヤについては45回転、
331/3回転と２種の回転数を有するものが一般的
であり、テレビジヨン受信機においてもPAL、
SECAM、NTSCの各方式に共用できるものが開
発されている。
く、例えばレコードプレーヤについては45回転、
331/3回転と２種の回転数を有するものが一般的
であり、テレビジヨン受信機においてもPAL、
SECAM、NTSCの各方式に共用できるものが開
発されている。
このような場合、所望の動作を簡便な方法で任
意に選択できることが望ましい。そこで本願発明
者等は、半導体集積回路化を前提として上記動作
切換え回路につき種々の技術的検討を行なつたの
であるが、その結果、回路構成が簡単で回路素子
数が少なく、また外部接続端子数を削減し得るこ
と、更に消費電力が少なく、高入力インピーダン
スであること等が望ましいことが判明した。
意に選択できることが望ましい。そこで本願発明
者等は、半導体集積回路化を前提として上記動作
切換え回路につき種々の技術的検討を行なつたの
であるが、その結果、回路構成が簡単で回路素子
数が少なく、また外部接続端子数を削減し得るこ
と、更に消費電力が少なく、高入力インピーダン
スであること等が望ましいことが判明した。
ところで「集積回路ハンドブツク」（1981年６
月30日、(株)朝倉書店発行、P222）には、複数の
電圧比較器を有し、各電圧比較器の一方の入力端
子に電圧レベルの異なつた基準電圧を印加し、他
方の入力端子にアナログ信号を共通に印加して、
上記電圧比較器からデイジタル化された出力電圧
を得ることのできる回路技術が記載されている。
上記回路技術によれば、出力電圧にもとづき上述
の如き切換え動作を行うことができるが、上記複
数の電圧比較器は常時通電されているため消費電
力が大である。
月30日、(株)朝倉書店発行、P222）には、複数の
電圧比較器を有し、各電圧比較器の一方の入力端
子に電圧レベルの異なつた基準電圧を印加し、他
方の入力端子にアナログ信号を共通に印加して、
上記電圧比較器からデイジタル化された出力電圧
を得ることのできる回路技術が記載されている。
上記回路技術によれば、出力電圧にもとづき上述
の如き切換え動作を行うことができるが、上記複
数の電圧比較器は常時通電されているため消費電
力が大である。
本発明の目的は、並列型Ａ／Ｄ変換器を利用
し、制御信号として供給されるアナログ信号の信
号レベルに応じて被制御系の動作モードを切換え
るに際して、該並列型Ａ／Ｄ変換器による消費電
力を低減するように構成した回路技術を提供する
ことにある。
し、制御信号として供給されるアナログ信号の信
号レベルに応じて被制御系の動作モードを切換え
るに際して、該並列型Ａ／Ｄ変換器による消費電
力を低減するように構成した回路技術を提供する
ことにある。
本発明の上記ならびにその他の目的と新規な特
徴は、本明細書および添付図面から明らかになる
であろう。
徴は、本明細書および添付図面から明らかになる
であろう。
本願において開示される発明の概要を簡単に述
べれば、下記の如くである。
べれば、下記の如くである。
すなわち、第１導電型半導体制御素子、例えば
NPNトランジスタ等で構成され、第１の基準電
圧と制御信号との比較を行う第１のＡ／Ｄ変換器
と、第２導電型半導体制御素子、例えばPNPト
ランジスタ等で構成され、第２の基準電圧と上記
制御信号との比較を行う第２のＡ／Ｄ変換器とを
設け、上記第１及び第２のＡ／Ｄ変換器による消
費電力を低減する、という本発明の目的を達成す
るものである。
NPNトランジスタ等で構成され、第１の基準電
圧と制御信号との比較を行う第１のＡ／Ｄ変換器
と、第２導電型半導体制御素子、例えばPNPト
ランジスタ等で構成され、第２の基準電圧と上記
制御信号との比較を行う第２のＡ／Ｄ変換器とを
設け、上記第１及び第２のＡ／Ｄ変換器による消
費電力を低減する、という本発明の目的を達成す
るものである。
次に、第１図及び第２図を参照して本発明を適
用した動作切換え回路の一実施例を述べる。
用した動作切換え回路の一実施例を述べる。
本実施例の特徴は、１個の入力端子T1から供
給される制御信号Vcの電圧レベルと基準電圧
V1，V2との比較により、３値に応じて２値レベ
ルの組み合わせが変化する論理出力電圧を得るよ
うに構成した点にある。
給される制御信号Vcの電圧レベルと基準電圧
V1，V2との比較により、３値に応じて２値レベ
ルの組み合わせが変化する論理出力電圧を得るよ
うに構成した点にある。
第１図に示す回路ブロツクは制御信号VCと
基準電圧V1，V2との比較を行ない、出力電圧
VA，VBを得るものであり、回路ブロツクは２
入力から３出力を得るコード変換器、回路ブロツ
クは被制御系であり本実施例ではクロマ信号Ｃ
をNTSC復調回路１００、PAL復調回路１０１、
SECAM復調回路１０２に選択的に供給するよう
に構成されている。
基準電圧V1，V2との比較を行ない、出力電圧
VA，VBを得るものであり、回路ブロツクは２
入力から３出力を得るコード変換器、回路ブロツ
クは被制御系であり本実施例ではクロマ信号Ｃ
をNTSC復調回路１００、PAL復調回路１０１、
SECAM復調回路１０２に選択的に供給するよう
に構成されている。
トランジスタQ1，Q2は本発明でいう第１の
Ａ／Ｄ変換器を構成し、トランジスタQ3，Q4は
本発明でいう第２のＡ／Ｄ変換器を構成する。こ
の場合、Ｑ１とＱ２、Ｑ３とＱ４はそれぞれ差動
対をなして比較動作を行なう差動増幅器を構成す
る。抵抗Ｒ５は、トランジスタ差動対Ｑ３−Ｑ４
の片方Ｑ４に接続されることにより、第２のAD
変換器の出力電圧VBを得る。トランジスタQ5，
Q6はカレントミラー回路を構成し、抵抗R6とと
もに上記出力電圧VBと同じ電位（GNDレベル）
を基準電位にして変化する出力電圧VAを得るも
のである。また、抵抗R2，R3，R4は分圧回路で
あり、基準電圧V1，V2をトランジスタQ2，Q4の
各ベースに印加する。
Ａ／Ｄ変換器を構成し、トランジスタQ3，Q4は
本発明でいう第２のＡ／Ｄ変換器を構成する。こ
の場合、Ｑ１とＱ２、Ｑ３とＱ４はそれぞれ差動
対をなして比較動作を行なう差動増幅器を構成す
る。抵抗Ｒ５は、トランジスタ差動対Ｑ３−Ｑ４
の片方Ｑ４に接続されることにより、第２のAD
変換器の出力電圧VBを得る。トランジスタQ5，
Q6はカレントミラー回路を構成し、抵抗R6とと
もに上記出力電圧VBと同じ電位（GNDレベル）
を基準電位にして変化する出力電圧VAを得るも
のである。また、抵抗R2，R3，R4は分圧回路で
あり、基準電圧V1，V2をトランジスタQ2，Q4の
各ベースに印加する。
ところで、制御信号VCの電圧レベルは、第２
図Ａに示すように、Ｌ、Ｍ、Ｈの３段階にレベル
変化するものであり、Ｈレベルは基準電圧V1に
等しくＭレベルは基準電圧V2に等しい。いま仮
りに制御信号VCがt1〜t2間に示すようにＬレベル
であるとすれば、トランジスタQ1，Q4がオフと
なり、トランジスタQ5，Q2、抵抗R1、トランジ
スタQ3の電流径路が形成される。しかし、抵抗
R1が設けられているため、この電流径路を流れ
る電流の電流量は低減される。そして、トランジ
スタQ2のコレクタ電圧V0が第２図Ｂに示すよう
にレベル低下（VBEQ5）し、出力電流I0と抵抗R6
との電圧降下によつて第２図Ｃに示すように出力
電圧VAがハイレベルになる。
図Ａに示すように、Ｌ、Ｍ、Ｈの３段階にレベル
変化するものであり、Ｈレベルは基準電圧V1に
等しくＭレベルは基準電圧V2に等しい。いま仮
りに制御信号VCがt1〜t2間に示すようにＬレベル
であるとすれば、トランジスタQ1，Q4がオフと
なり、トランジスタQ5，Q2、抵抗R1、トランジ
スタQ3の電流径路が形成される。しかし、抵抗
R1が設けられているため、この電流径路を流れ
る電流の電流量は低減される。そして、トランジ
スタQ2のコレクタ電圧V0が第２図Ｂに示すよう
にレベル低下（VBEQ5）し、出力電流I0と抵抗R6
との電圧降下によつて第２図Ｃに示すように出力
電圧VAがハイレベルになる。
一方、トランジスタQ4はオフ状態であるから、
出力電圧VBは第２図Ｄに示すようにローレベル
（GNDレベル）になる。従つて、制御信号VCが
ローレベルのとき、出力電圧VAがハイレベル、
出力電圧VBがローレベルとなる。
出力電圧VBは第２図Ｄに示すようにローレベル
（GNDレベル）になる。従つて、制御信号VCが
ローレベルのとき、出力電圧VAがハイレベル、
出力電圧VBがローレベルとなる。
t2〜t3間に示す如く、制御信号VCがＭレベルの
ときはトランジスタQ1，Q3がオフ、トランジス
タQ4がオン状態に動作する。従つて、上記出力
電流I0は上記同様に得られ、抵抗R5を流れる電流
によつて出力電圧VBもハイレベルになる。すな
わち、この場合は出力電圧VA，VBがともにハイ
レベルになる。
ときはトランジスタQ1，Q3がオフ、トランジス
タQ4がオン状態に動作する。従つて、上記出力
電流I0は上記同様に得られ、抵抗R5を流れる電流
によつて出力電圧VBもハイレベルになる。すな
わち、この場合は出力電圧VA，VBがともにハイ
レベルになる。
t3〜t4間に示す如く、制御信号VCがＨレベルの
ときはトランジスタQ1がオン状態となり、トラ
ンジスタQ2，Q3がオフ状態になる。上記電圧V0
はほぼ＋Vccまで上昇し、出力電流I0は得られな
い。従つて、出力電圧VAはローレベル（GNDレ
ベル）に低下する。
ときはトランジスタQ1がオン状態となり、トラ
ンジスタQ2，Q3がオフ状態になる。上記電圧V0
はほぼ＋Vccまで上昇し、出力電流I0は得られな
い。従つて、出力電圧VAはローレベル（GNDレ
ベル）に低下する。
一方、トランジスタQ1、抵抗R1、トランジス
タQ4、抵抗R5の電流径路が形成されるので、出
力電圧VBはハイレベルのままである。従つてこ
の場合は、上記t1〜t2とは逆に出力電圧VAがロー
レベル、出力電圧VBがハイレベルになる。
タQ4、抵抗R5の電流径路が形成されるので、出
力電圧VBはハイレベルのままである。従つてこ
の場合は、上記t1〜t2とは逆に出力電圧VAがロー
レベル、出力電圧VBがハイレベルになる。
すなわち、制御信号VCがＬ、Ｍ、Ｈの３値に
レベル変化することにより、出力電圧VA，VBの
組合せが３値にレベル変化することになる。
レベル変化することにより、出力電圧VA，VBの
組合せが３値にレベル変化することになる。
コード変換器は位相反転器１，２及びアンド
回路３，４，５の組合せにより構成されている。
上記t1〜t2間においては、アンド回路３にローレ
ベルの入力信号が供給されるので、出力信号はロ
ーレベルとなる。また、アンド回路４にはハイレ
ベルとローレベルの入力信号が供給されるので、
その出力信号もローレベルになる。しかし、アン
ド回路５には同時にハイレベルの入力信号が供給
されるので、アンド回路５の出力信号がハイレベ
ルになる。
回路３，４，５の組合せにより構成されている。
上記t1〜t2間においては、アンド回路３にローレ
ベルの入力信号が供給されるので、出力信号はロ
ーレベルとなる。また、アンド回路４にはハイレ
ベルとローレベルの入力信号が供給されるので、
その出力信号もローレベルになる。しかし、アン
ド回路５には同時にハイレベルの入力信号が供給
されるので、アンド回路５の出力信号がハイレベ
ルになる。
上記回路動作が行われる結果、スイツチング素
子として設けられたMOSFETQ11，Q12はともに
オフになり、MOSFETQ13がオン状態に動作す
る。そして、クロマ信号Ｃはセカム復調回路１０
２に供給され、テレビジヨン受信機がSECAM方
式の放送を受信することになる。
子として設けられたMOSFETQ11，Q12はともに
オフになり、MOSFETQ13がオン状態に動作す
る。そして、クロマ信号Ｃはセカム復調回路１０
２に供給され、テレビジヨン受信機がSECAM方
式の放送を受信することになる。
次いで、t2〜t3間の回路動作について述べる
と、出力電圧VA，VBがともにハイレベルである
から、アンド回路４の出力信号がハイレベルにな
る。しかし、アンド回路３，５にはそれぞれ位相
反転器１および２によつてともにハイレベルの入
力信号が供給されず、アンド回路３および５の出
力信号はローレベルになる。
と、出力電圧VA，VBがともにハイレベルである
から、アンド回路４の出力信号がハイレベルにな
る。しかし、アンド回路３，５にはそれぞれ位相
反転器１および２によつてともにハイレベルの入
力信号が供給されず、アンド回路３および５の出
力信号はローレベルになる。
故にこの場合はMOSFETQ12がオン状態に動
作し、クロマ信号ＣがPAL復調回路１０２に供
給され、テレビジヨン受信機がPAL方式の放送
を受信することになる。
作し、クロマ信号ＣがPAL復調回路１０２に供
給され、テレビジヨン受信機がPAL方式の放送
を受信することになる。
更に、t3〜t4間の回路動作について述べると、
位相反転器１によつて出力電圧VAが位相反転さ
れ、アンド回路３にはともにハイレベルの入力信
号が供給されることになる。従つて、アンド回路
３の出力信号がハイレベルとなり、アンド回路
４，５の出力信号はともにローレベルになる。故
に、MOSFETQ11がオン状態に動作し、クロマ
信号ＣがNTSC復調回路１００に供給され、テレ
ビジヨン受信機がNTSC方式の放送を受信するこ
とになる。
位相反転器１によつて出力電圧VAが位相反転さ
れ、アンド回路３にはともにハイレベルの入力信
号が供給されることになる。従つて、アンド回路
３の出力信号がハイレベルとなり、アンド回路
４，５の出力信号はともにローレベルになる。故
に、MOSFETQ11がオン状態に動作し、クロマ
信号ＣがNTSC復調回路１００に供給され、テレ
ビジヨン受信機がNTSC方式の放送を受信するこ
とになる。
すなわち、本実施例によれば、１個の入力端子
T1に供給される制御信号VCを３段階にレベル変
化させることにより、NTSC、PAL、SECAM方
式の放送を共通に受信することのできるテレビジ
ヨン受信機を各方式に対応させて受信することが
できる。しかも、トランジスタQ1〜Q4のすべて
が常に通電されることはなく、負荷となる抵抗
R5，R6に同時に電流が流れるのは、制御信号VC
がＭレベルのときのみであり、消費電力を低減す
ることもできる。
T1に供給される制御信号VCを３段階にレベル変
化させることにより、NTSC、PAL、SECAM方
式の放送を共通に受信することのできるテレビジ
ヨン受信機を各方式に対応させて受信することが
できる。しかも、トランジスタQ1〜Q4のすべて
が常に通電されることはなく、負荷となる抵抗
R5，R6に同時に電流が流れるのは、制御信号VC
がＭレベルのときのみであり、消費電力を低減す
ることもできる。
(1) 第１及び第２のＡ／Ｄ変換器を構成するトラ
ンジスタQ1〜Q4のすべてが同時に動作するこ
とがなく、しかも上記第１及び第２のＡ／Ｄ変
換器を介して流れる電流が抵抗R1によつて低
減され、かつ出力電流I0も制御信号VCのレベル
に応じて遮断されるので、消費電力を低減す
る、という効果が得られる。
ンジスタQ1〜Q4のすべてが同時に動作するこ
とがなく、しかも上記第１及び第２のＡ／Ｄ変
換器を介して流れる電流が抵抗R1によつて低
減され、かつ出力電流I0も制御信号VCのレベル
に応じて遮断されるので、消費電力を低減す
る、という効果が得られる。
(2) 上記(1)により、電池を電源とするポータブル
電子機器に好適である。
電子機器に好適である。
(3) 回路素子数が少なく、回路構成も簡単である
ため半導体集積回路化が容易である。
ため半導体集積回路化が容易である。
(4) 第１及び第２のＡ／Ｄ変換器が何れも差動増
幅器にて構成されているため、高入力インピー
ダンスとすることができ、制御信号VCが微小
なレベル差であつても高感度で動作切換えを行
うことができる。
幅器にて構成されているため、高入力インピー
ダンスとすることができ、制御信号VCが微小
なレベル差であつても高感度で動作切換えを行
うことができる。
以上本発明者によつてなされた発明を実施例に
もとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでも
ない。
もとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでも
ない。
例えば、NPNトランジスタQ1，Q2はＮチヤン
ネルのMOSFETに代えてよく、PNPトランジス
タQ3〜Q6はＰチヤンネルのMOSFETに代えてよ
い。更に、基準電圧V1，V2は定電圧回路を用い
て得るようにしてもよい。
ネルのMOSFETに代えてよく、PNPトランジス
タQ3〜Q6はＰチヤンネルのMOSFETに代えてよ
い。更に、基準電圧V1，V2は定電圧回路を用い
て得るようにしてもよい。
以上の説明では、主として本発明者によつてな
された発明をその背景となつた利用分野であるテ
レビジヨン受信機の受信モードの切換えについて
説明したが、それに限定されるものではない。
された発明をその背景となつた利用分野であるテ
レビジヨン受信機の受信モードの切換えについて
説明したが、それに限定されるものではない。
例えば、レコードプレーヤにおけるターンテー
ブルの回転速度の切換え、更にVTRやテープレ
コーダにおけるテープ速度切換え用として利用す
ることができる。
ブルの回転速度の切換え、更にVTRやテープレ
コーダにおけるテープ速度切換え用として利用す
ることができる。
本発明は少なくとも、モード切換えを必要とす
る電子機器用半導体集積回路に利用することがで
きる。
る電子機器用半導体集積回路に利用することがで
きる。
第１図は本発明を適用した動作切換え回路の一
実施例を示す回路図を示し、第２図Ａ〜Ｄは回路
動作を説明するための波形図を示す。 ……動作切換え回路、……コード変換器、
……被制御系、VC……制御信号、V0，VA，VB
……出力電圧、V1，V2……基準電圧、Q1，Q2，
Q3，Q4，Q5，Q6……トランジスタ、R1，R2，
R3，R4，R5，R6……抵抗、１，２……位相反転
器、３，４，５……アンド回路、Q11，Q12，Q13
……MOSFET、１００，１０１，１０２……復
調回路。
実施例を示す回路図を示し、第２図Ａ〜Ｄは回路
動作を説明するための波形図を示す。 ……動作切換え回路、……コード変換器、
……被制御系、VC……制御信号、V0，VA，VB
……出力電圧、V1，V2……基準電圧、Q1，Q2，
Q3，Q4，Q5，Q6……トランジスタ、R1，R2，
R3，R4，R5，R6……抵抗、１，２……位相反転
器、３，４，５……アンド回路、Q11，Q12，Q13
……MOSFET、１００，１０１，１０２……復
調回路。
Claims (1)
- 【特許請求の範囲】 １ NPN差動トランジスタ対とPNP差動トラン
ジスタ対とが互いに共通エミツタ端子同士が共通
の電流規制手段を介して接続されるようにして第
１の電源端子と第２の電源端子との間に直列に接
続され、上記各差動トランジスタ対の一方のトラ
ンジスタのベース端子には上記第１と第２の電源
端子間の電圧を分圧する分圧手段によつて形成さ
れた互いに異なるレベルの基準電圧がそれぞれ印
加されているとともに、上記各差動トランジスタ
対の他方のトランジスタのベース端子には共通の
信号が供給され、各差動トランジスタ対のいずれ
か一方のトランジスタのコレクタ端子からそれぞ
れ取り出された電圧に基づく信号がデコーダに供
給されてデコードされることにより動作切換え制
御信号を発生するように構成されてなることを特
徴とする動作切換え回路。 ２ 上記電流規制手段は抵抗素子であることを特
徴とする特許請求の範囲第１項記載の動作切換え
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19670284A JPS6175616A (ja) | 1984-09-21 | 1984-09-21 | 動作切換え回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19670284A JPS6175616A (ja) | 1984-09-21 | 1984-09-21 | 動作切換え回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6175616A JPS6175616A (ja) | 1986-04-18 |
| JPH0478049B2 true JPH0478049B2 (ja) | 1992-12-10 |
Family
ID=16362162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19670284A Granted JPS6175616A (ja) | 1984-09-21 | 1984-09-21 | 動作切換え回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6175616A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2551817Y2 (ja) * | 1991-03-15 | 1997-10-27 | 松下電工株式会社 | 軒先部材 |
| JP2590464Y2 (ja) * | 1991-10-18 | 1999-02-17 | ミサワホーム株式会社 | 軒天の見切構造 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3755242A (en) * | 1972-04-10 | 1973-08-28 | Minnesota Mining & Mfg | Polycarbodiimide prepolymers |
| JPS5916276B2 (ja) * | 1974-08-15 | 1984-04-14 | クラリオン カブシキガイシヤ | 液晶駆動回路 |
| JPS53142856A (en) * | 1977-05-19 | 1978-12-12 | Toshiba Corp | Comparator |
| JPS5449844U (ja) * | 1977-09-14 | 1979-04-06 |
-
1984
- 1984-09-21 JP JP19670284A patent/JPS6175616A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6175616A (ja) | 1986-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0157482B1 (ko) | 클리퍼 회로 | |
| JPH0478049B2 (ja) | ||
| US4590433A (en) | Doubled balanced differential amplifier circuit with low power consumption for FM modulation or demodulation | |
| US5315169A (en) | Power-efficient sample and hold circuit using bipolar transistors of single conductivity type | |
| JPS6262106B2 (ja) | ||
| JPH0223089B2 (ja) | ||
| KR920001998Y1 (ko) | 다방식 tv수상기의 음성 if 필터장치 | |
| JPH039418Y2 (ja) | ||
| JPH0452994B2 (ja) | ||
| JP3326305B2 (ja) | 輝度信号処理回路 | |
| JP3290264B2 (ja) | ガンマ補正回路 | |
| JPH0520795B2 (ja) | ||
| JPS605663Y2 (ja) | 映像信号切替器 | |
| JPH0528825Y2 (ja) | ||
| JP2714714B2 (ja) | 信号極性切換回路 | |
| JPH0410767B2 (ja) | ||
| JPS59172846A (ja) | ステレオ復調回路 | |
| KR790001801B1 (ko) | 절환회로(切換回路) | |
| JPS61148981A (ja) | 信号切換回路 | |
| JPH0638492Y2 (ja) | アナログスイッチ回路 | |
| KR890008297Y1 (ko) | Tv/vtr 에서의 영상, 음성 신호 전환 회로 | |
| KR200145193Y1 (ko) | 음성신호 출력제어회로 | |
| JP2761807B2 (ja) | 信号処理装置 | |
| JPH03182116A (ja) | スイッチング回路 | |
| JPH0134433B2 (ja) |