JPH0520795B2 - - Google Patents
Info
- Publication number
- JPH0520795B2 JPH0520795B2 JP29440085A JP29440085A JPH0520795B2 JP H0520795 B2 JPH0520795 B2 JP H0520795B2 JP 29440085 A JP29440085 A JP 29440085A JP 29440085 A JP29440085 A JP 29440085A JP H0520795 B2 JPH0520795 B2 JP H0520795B2
- Authority
- JP
- Japan
- Prior art keywords
- input signal
- circuit
- differential circuit
- input
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000002730 additional effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Amplitude Modulation (AREA)
- Control Of Amplification And Gain Control (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、二つのアナログ信号の乗算を行う乗
算回路に関する。
算回路に関する。
本発明は、第一の入力信号を負荷ダイオードを
有する第一の差動回路に、第二の入力信号を第二
の差動回路にそれぞれ入力し、それらの出力を双
差動回路に入力して、第一、第二の入力信号の乗
算出力を得る。アナログ信号の乗算回路におい
て、 第一の入力信号が低レベルのときに、上記第一
の差動回路に替わつて差動増幅する第三の差動回
路とその切替制御手段とを設けることにより、 低レベルの入力信号に対しても、十分に動作す
るようにしたものである。
有する第一の差動回路に、第二の入力信号を第二
の差動回路にそれぞれ入力し、それらの出力を双
差動回路に入力して、第一、第二の入力信号の乗
算出力を得る。アナログ信号の乗算回路におい
て、 第一の入力信号が低レベルのときに、上記第一
の差動回路に替わつて差動増幅する第三の差動回
路とその切替制御手段とを設けることにより、 低レベルの入力信号に対しても、十分に動作す
るようにしたものである。
従来の乗算回路は、第２図に示すように差動回
路２２，２７、負荷ダイオード６，７、レベルシ
フト回路１９、双差動回路２３、負荷回路１７，
１８から構成されており、第一の入力信号源２０
からの第一の入力信号２０ａは、差動回路２２の
入力端子２４に入力され、差動回路２２はトラン
ジスタ１，２、差動エミツタ抵抗３，４および定
電流源５からなり、差動回路２２の出力は、トラ
ンジスタ１，２のコレクタより取り出され、双差
動回路２３の入力端に入力される。
路２２，２７、負荷ダイオード６，７、レベルシ
フト回路１９、双差動回路２３、負荷回路１７，
１８から構成されており、第一の入力信号源２０
からの第一の入力信号２０ａは、差動回路２２の
入力端子２４に入力され、差動回路２２はトラン
ジスタ１，２、差動エミツタ抵抗３，４および定
電流源５からなり、差動回路２２の出力は、トラ
ンジスタ１，２のコレクタより取り出され、双差
動回路２３の入力端に入力される。
双差動回路２３は、トランジスタ８，９，１０
および１１からなり、第２の入力信号源２１から
の第二の入力信号２１ａは差動回路２７の入力端
子２５に入力され、差動回路２７は、トランジス
タ１２および１３、差動エミツタ抵抗１４および
１５、定電流源１６よりなり、出力端子２６から
は、第１の入力信号２０ａと第２の入力信号２１
ａとの積である乗算出力２６ａが出力される。な
お、２８は電源端子である。
および１１からなり、第２の入力信号源２１から
の第二の入力信号２１ａは差動回路２７の入力端
子２５に入力され、差動回路２７は、トランジス
タ１２および１３、差動エミツタ抵抗１４および
１５、定電流源１６よりなり、出力端子２６から
は、第１の入力信号２０ａと第２の入力信号２１
ａとの積である乗算出力２６ａが出力される。な
お、２８は電源端子である。
〔発明が解決しようとする問題点〕
上記の従来のアナログ信号の乗算回路は、差動
回路２２の負荷が負荷ダイオード６，７であるた
めに、乗算出力のリニアリテイを入力信号レベル
に対して広い範囲で保つために、入力信号のレベ
ルはある範囲の大きさに限定される。
回路２２の負荷が負荷ダイオード６，７であるた
めに、乗算出力のリニアリテイを入力信号レベル
に対して広い範囲で保つために、入力信号のレベ
ルはある範囲の大きさに限定される。
ところで、この従来例の回路を用いて、４相位
相検波によるFM復調などの検波動作を実現する
には、双差動回路２３のトランジスタ８，９，１
０および１１を完全にスイツチングさせるに十分
なレベルの入力信号を供給しなければならない。
しかし、入力信号が小さい場合にはこのレベルを
満足しないことがある。従つて上記のように入力
信号レベルの範囲が限定される従来例の回路で
は、低レベルでの動作が不十分となり、上記のよ
うなスイツチング動作による検波ができない欠点
があつた。
相検波によるFM復調などの検波動作を実現する
には、双差動回路２３のトランジスタ８，９，１
０および１１を完全にスイツチングさせるに十分
なレベルの入力信号を供給しなければならない。
しかし、入力信号が小さい場合にはこのレベルを
満足しないことがある。従つて上記のように入力
信号レベルの範囲が限定される従来例の回路で
は、低レベルでの動作が不十分となり、上記のよ
うなスイツチング動作による検波ができない欠点
があつた。
本発明の目的は、上記の欠点を除去することに
より、入力信号のレベルにかかわらず十分に動作
可能な乗算回路を提供することにある。
より、入力信号のレベルにかかわらず十分に動作
可能な乗算回路を提供することにある。
本発明は、負荷ダイオードを有し入力に第一の
入力信号が接続された第一の差動回路と、入力に
第二の入力信号が接続された第二の差動回路と、
入力に上記第一および第二の差動回路の出力が共
に接続され上記第一の入力信号と上記第二の入力
信号との乗算出力を出力する双差動回路とを含む
乗算回路において、入力に上記第一の入力信号が
接続され出力が上記双差動回路の入力に接続され
上記第一の差動回路の上記負荷ダイオードとは異
なる特性の負荷回路を有する第三の差動回路と、
上記第一の差動回路と上記第三の差動回路とを上
記第一の入力信号のレベルにより切り替え使用す
る切替制御手段とを含むことを特徴とする。
入力信号が接続された第一の差動回路と、入力に
第二の入力信号が接続された第二の差動回路と、
入力に上記第一および第二の差動回路の出力が共
に接続され上記第一の入力信号と上記第二の入力
信号との乗算出力を出力する双差動回路とを含む
乗算回路において、入力に上記第一の入力信号が
接続され出力が上記双差動回路の入力に接続され
上記第一の差動回路の上記負荷ダイオードとは異
なる特性の負荷回路を有する第三の差動回路と、
上記第一の差動回路と上記第三の差動回路とを上
記第一の入力信号のレベルにより切り替え使用す
る切替制御手段とを含むことを特徴とする。
本発明は、負荷ダイオードを有する第一の差動
回路と、上記負荷ダイオードの特性と異なりそれ
よりも低レベル側に伸びたレベル特性と、大きな
負荷の負荷回路を有する第三の差動回路を、第一
の入力信号のレベルに対応させて切替えて動作さ
せる。すなわち、第一の入力信号が低レベルの時
は第三の差動回路を動作させ、高レベルの時は従
来どおり第一の差動回路を動作させる。
回路と、上記負荷ダイオードの特性と異なりそれ
よりも低レベル側に伸びたレベル特性と、大きな
負荷の負荷回路を有する第三の差動回路を、第一
の入力信号のレベルに対応させて切替えて動作さ
せる。すなわち、第一の入力信号が低レベルの時
は第三の差動回路を動作させ、高レベルの時は従
来どおり第一の差動回路を動作させる。
これにより、従来、動作不十分であつた入力信
号が低レベル時にも十分に動作させることが可能
となる。
号が低レベル時にも十分に動作させることが可能
となる。
なお、上記負荷回路は、第一の差動回路の負荷
ダイオードの負荷特性に対して低レベル側に伸び
て負荷が大きければよく、例えば、抵抗、ダイオ
ードと抵抗の直列接続回路もしくは特性の異なる
ダイオードなどのいずれの回路でも同様の作用を
行う。
ダイオードの負荷特性に対して低レベル側に伸び
て負荷が大きければよく、例えば、抵抗、ダイオ
ードと抵抗の直列接続回路もしくは特性の異なる
ダイオードなどのいずれの回路でも同様の作用を
行う。
以下、本発明の実施例について図面を参照して
説明する。
説明する。
第１図は、本発明の一実施例を示すブロツク構
成図である。本実施例は、負荷ダイオード１０６
および１０７を有し入力端子１２４に第一の入力
信号源１２０からの第一の入力信号１２０ａが接
続された第一の差動回路１２２と、 入力端子１２５に第二の入力信号源１２１から
の第二の入力信号１２１ａが接続された第二の差
動回路１２７と、 入力に第一および第二の差動回路１２２および
１２７の出力が共に接続され第一の入力信号１２
０ａと第二の入力信号１２１ａとの乗算出力１２
６ａを出力端子１２６から出力する双差動回路１
２３と、 入力に第一の入力信号１２０ａが接続され出力
が双差動回路１２３の入力に接続され第一の差動
回路１２２の負荷ダイオード１０６および１０７
とは異なる特性の負荷回路１３１および１３２を
有する第三の差動回路１３８と、 第一の差動回路１２と第三の差動回路１２７と
を第一の入力信号１２０ａのレベルにより切替え
使用する切替制御手段としての制御回路１３０と
を含んでいる。
成図である。本実施例は、負荷ダイオード１０６
および１０７を有し入力端子１２４に第一の入力
信号源１２０からの第一の入力信号１２０ａが接
続された第一の差動回路１２２と、 入力端子１２５に第二の入力信号源１２１から
の第二の入力信号１２１ａが接続された第二の差
動回路１２７と、 入力に第一および第二の差動回路１２２および
１２７の出力が共に接続され第一の入力信号１２
０ａと第二の入力信号１２１ａとの乗算出力１２
６ａを出力端子１２６から出力する双差動回路１
２３と、 入力に第一の入力信号１２０ａが接続され出力
が双差動回路１２３の入力に接続され第一の差動
回路１２２の負荷ダイオード１０６および１０７
とは異なる特性の負荷回路１３１および１３２を
有する第三の差動回路１３８と、 第一の差動回路１２と第三の差動回路１２７と
を第一の入力信号１２０ａのレベルにより切替え
使用する切替制御手段としての制御回路１３０と
を含んでいる。
なお、１２８は電源端子、１２９は制御端子で
あり、制御回路の二つの出力はそれぞれ第一の差
動回路１２２の定電源を構成するトランジスタ１
０５のベース、および第三の差動回路１３８の定
電源を構成するトランジスタ１３７のベースに接
続される。
あり、制御回路の二つの出力はそれぞれ第一の差
動回路１２２の定電源を構成するトランジスタ１
０５のベース、および第三の差動回路１３８の定
電源を構成するトランジスタ１３７のベースに接
続される。
本発明の特徴は、第１図において、負荷回路１
３１および１３２を有する第三の差動回路と、制
御回路１３０とを設けたことにある。
３１および１３２を有する第三の差動回路と、制
御回路１３０とを設けたことにある。
次に、本実施例の動作について説明する。一方
の入力信号源１２０からの第一の入力信号１２０
ａは、入力端子１２４から差動回路１２２および
１３８に入力され、差動回路１２２の出力は、ト
ランジスタ１０１および１０２のコレクタより取
り出され、負荷回路１３１および１３２を通つて
双差動回路１３２の入力に入力され、他方の入力
信号源１２１からの第二の入力信号１２１ａは、
差動回路１２７の入力端子１２５に入力され、双
差動回路１２３と差動回路１２７とで第一の入力
信号１２０ａと第二の入力信号１２１ａとの乗算
が行われ、出力端子１２６より乗算出力１２３ａ
が取り出される。
の入力信号源１２０からの第一の入力信号１２０
ａは、入力端子１２４から差動回路１２２および
１３８に入力され、差動回路１２２の出力は、ト
ランジスタ１０１および１０２のコレクタより取
り出され、負荷回路１３１および１３２を通つて
双差動回路１３２の入力に入力され、他方の入力
信号源１２１からの第二の入力信号１２１ａは、
差動回路１２７の入力端子１２５に入力され、双
差動回路１２３と差動回路１２７とで第一の入力
信号１２０ａと第二の入力信号１２１ａとの乗算
が行われ、出力端子１２６より乗算出力１２３ａ
が取り出される。
制御回路１３０は、外部の制御端子１２９に入
力される制御信号に応じて、トランジスタ１０５
および１３７のいずれか一方をオン、オフさせる
ように動作する。いま、第一の入力信号１２０ａ
のレベルが高レベルのときに、トランジスタ１０
５がオンし、トランジスタ１３７がオフになると
すると、上記のように、従来どおり第一の入力信
号１２０ａと第二の入力信号１２１ａの乗算が行
われる。
力される制御信号に応じて、トランジスタ１０５
および１３７のいずれか一方をオン、オフさせる
ように動作する。いま、第一の入力信号１２０ａ
のレベルが高レベルのときに、トランジスタ１０
５がオンし、トランジスタ１３７がオフになると
すると、上記のように、従来どおり第一の入力信
号１２０ａと第二の入力信号１２１ａの乗算が行
われる。
次に、第一の入力信号１２０ａのレベルが低レ
ベルのときに、トランジスタ１３７がオンし、ト
ランジスタ１０５がオフになるとすると、差動回
路１３８が動作する。差動回路１３８は、トラン
ジスタ１３３，１３４および１３７、差動エミツ
タ抵抗１３５および１３６より構成され、差動回
路１３８の出力は負荷回路１３１および１３２に
依存し、そのレベル特性を低レベル側に伸ばすと
ともに、負荷回路１３１および１３２を大きくと
ることができる。従つて差動回路１３８の出力を
大きくとることができる。従つて差動回路１３８
からは大きな出力が双差動回路１２３に入力さ
れ、十分に、第一の入力信号１２０ａと、第二の
入力信号１２１ａとの乗算出力１２６ａが出力端
子１２６より取り出される。
ベルのときに、トランジスタ１３７がオンし、ト
ランジスタ１０５がオフになるとすると、差動回
路１３８が動作する。差動回路１３８は、トラン
ジスタ１３３，１３４および１３７、差動エミツ
タ抵抗１３５および１３６より構成され、差動回
路１３８の出力は負荷回路１３１および１３２に
依存し、そのレベル特性を低レベル側に伸ばすと
ともに、負荷回路１３１および１３２を大きくと
ることができる。従つて差動回路１３８の出力を
大きくとることができる。従つて差動回路１３８
からは大きな出力が双差動回路１２３に入力さ
れ、十分に、第一の入力信号１２０ａと、第二の
入力信号１２１ａとの乗算出力１２６ａが出力端
子１２６より取り出される。
この時、双差動回路１２３のトランジスタ１０
８，１０９，１１０および１１１は互いにスイツ
チング動作を行い、差動回路１２７に入力される
第二の信号１２１ａを、差動回路１３８に入力さ
れる第一の入力信号１２０ａの周波数で検波する
動作を行う。
８，１０９，１１０および１１１は互いにスイツ
チング動作を行い、差動回路１２７に入力される
第二の信号１２１ａを、差動回路１３８に入力さ
れる第一の入力信号１２０ａの周波数で検波する
動作を行う。
以上説明したように本発明は、第一の入力信号
が低レベルのときに、第一の差動回路に替つて差
動増幅する第三の差動回路とその切替制御手段と
を設けることにより、第一の入力信号のレベルの
大きさにかかわらず乗算出力が得られる効果があ
る。
が低レベルのときに、第一の差動回路に替つて差
動増幅する第三の差動回路とその切替制御手段と
を設けることにより、第一の入力信号のレベルの
大きさにかかわらず乗算出力が得られる効果があ
る。
従つて、本発明による乗算回路は、４相位相検
波器としても使用することができるので、例えば
VTR信号処理回路の録画モードにて、クロマ信
号の位相検波を行わせ、画生モードにおいては再
生クロマ信号のAGCアンプの一部に使用できる
など、多機能の乗算回路が得られる効果がある。
波器としても使用することができるので、例えば
VTR信号処理回路の録画モードにて、クロマ信
号の位相検波を行わせ、画生モードにおいては再
生クロマ信号のAGCアンプの一部に使用できる
など、多機能の乗算回路が得られる効果がある。
さらに、本発明を半導体集積回路に適用すれ
ば、素子の共用化が図れると共に、外部端子の共
用化も可能となり集積回路化が容易である効果も
付加される。
ば、素子の共用化が図れると共に、外部端子の共
用化も可能となり集積回路化が容易である効果も
付加される。
第１図は本発明の一実施例を示す回路図。第２
図は従来例を示す回路図。 １，２，８〜１３，１０１，１０２，１０５，
１０８〜１１３，１３３，１３４，１３７…トラ
ンジスタ、３，４，１４，１５，１０３，１０
４，１１４，１１６，１３５，１３６…差動エミ
ツタ抵抗、５，１６，１１６…定電流源、６，
７，１０６，１０７…負荷ダイオード、１７，１
８，１１７，１１８，１３１，１３２…負荷回
路、１９，１１９…レベルシフト回路、２０，２
１，１２０，１２１…入力信号源、２０ａ，２１
ａ，１２０ａ，１２１ａ…入力信号、２２，２
７，１２２，１２７，１３８…差動回路、２３，
１２３…双差動回路、２４，２５，１２４，１２
５…入力端子、２６，１２６…出力端子、２６
ａ，１２６ａ…乗算出力、２８，１２８…電源端
子、１２９…制御端子、１３０…制御回路。
図は従来例を示す回路図。 １，２，８〜１３，１０１，１０２，１０５，
１０８〜１１３，１３３，１３４，１３７…トラ
ンジスタ、３，４，１４，１５，１０３，１０
４，１１４，１１６，１３５，１３６…差動エミ
ツタ抵抗、５，１６，１１６…定電流源、６，
７，１０６，１０７…負荷ダイオード、１７，１
８，１１７，１１８，１３１，１３２…負荷回
路、１９，１１９…レベルシフト回路、２０，２
１，１２０，１２１…入力信号源、２０ａ，２１
ａ，１２０ａ，１２１ａ…入力信号、２２，２
７，１２２，１２７，１３８…差動回路、２３，
１２３…双差動回路、２４，２５，１２４，１２
５…入力端子、２６，１２６…出力端子、２６
ａ，１２６ａ…乗算出力、２８，１２８…電源端
子、１２９…制御端子、１３０…制御回路。
Claims (1)
- 【特許請求の範囲】 １ 負荷ダイオードを有し入力に第一の入力信号
が接続された第一の差動回路と、 入力に第二の入力信号が接続された第二の差動
回路と、 入力に上記第一および第二の差動回路の出力が
共に接続され上記第一の入力信号と上記第二の入
力信号との乗算出力を出力する双差動回路と を含む乗算回路において、 入力に上記第一の入力信号が接続され出力が上
記双差動回路の入力に接続され上記第一の差動回
路の上記負荷ダイオードとは異なる特性の負荷回
路を有する第三の差動回路と、 上記第一の差動回路と上記第三の差動回路とを
上記第一の入力信号のレベルにより切替え使用す
る切替制御手段と を含むことを特徴とする乗算回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29440085A JPS62152087A (ja) | 1985-12-26 | 1985-12-26 | 乗算回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29440085A JPS62152087A (ja) | 1985-12-26 | 1985-12-26 | 乗算回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62152087A JPS62152087A (ja) | 1987-07-07 |
| JPH0520795B2 true JPH0520795B2 (ja) | 1993-03-22 |
Family
ID=17807245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29440085A Granted JPS62152087A (ja) | 1985-12-26 | 1985-12-26 | 乗算回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62152087A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0825894B2 (ja) * | 1987-06-18 | 1996-03-13 | 呉羽化学工業株式会社 | 抗ウイルス剤 |
| JPH0825892B2 (ja) * | 1987-06-18 | 1996-03-13 | 呉羽化学工業株式会社 | 抗ウイルス剤 |
| JPH02147953A (ja) * | 1988-11-30 | 1990-06-06 | Yokogawa Electric Corp | 送液装置 |
-
1985
- 1985-12-26 JP JP29440085A patent/JPS62152087A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62152087A (ja) | 1987-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0938188B1 (en) | Variable gain amplifier circuit | |
| US6445251B1 (en) | Variable gain amplifier with high linearity and low noise | |
| US4041409A (en) | Automatic gain control circuit | |
| US3660679A (en) | Transistor circuit | |
| JPH0520795B2 (ja) | ||
| US4092552A (en) | Bipolar monolithic integrated push-pull power stage for digital signals | |
| JPH0141045B2 (ja) | ||
| US3513404A (en) | Mode-switchable amplifier stabilized against drift | |
| JPH0287810A (ja) | 差動増幅回路 | |
| JPH0234072B2 (ja) | ||
| JPH0257372B2 (ja) | ||
| US3916293A (en) | Signal clipping circuit utilizing a P-N junction device | |
| GB1513448A (en) | Single-ended to push-pull converter | |
| JPH0516691B2 (ja) | ||
| JP2921029B2 (ja) | 位相変調回路 | |
| JPS60236509A (ja) | 差動可変増幅回路 | |
| JPH0630422B2 (ja) | 電子スイツチ | |
| US4859966A (en) | Current amplifier circuit and a current amplifying type differential current converter circuit | |
| JPH0451787B2 (ja) | ||
| JPH0339927Y2 (ja) | ||
| JPS59147514A (ja) | 利得可変増幅回路 | |
| KR800001108B1 (ko) | 앰프 | |
| JPH0595276A (ja) | 論理和回路 | |
| KR940004746B1 (ko) | 과도응답억제겸용 가변임피던스회로 | |
| JP2600890B2 (ja) | パルスエッジ伸張回路 |