JPH047907A - Ｄｃシフト回路 - Google Patents
Ｄｃシフト回路Info
- Publication number
- JPH047907A JPH047907A JP2109043A JP10904390A JPH047907A JP H047907 A JPH047907 A JP H047907A JP 2109043 A JP2109043 A JP 2109043A JP 10904390 A JP10904390 A JP 10904390A JP H047907 A JPH047907 A JP H047907A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- resistor
- transistor
- base
- voltage source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は信号のＤＣ電位をシフトするＤＣシフト回路に
関するものである。
関するものである。
従来の技術
従来、信号のＤＣ電位を変化させる場合は、第６図のよ
うに抵抗５１及び６２の抵抗とＤＣの電圧源６６を結合
させ、 ＶＯ＝ＶＩＮ※Ｒ２／（Ｒ１＋Ｒ２）＋Ｖ１ 壷Ｒ１／
（Ｒ１＋Ｒ２）Ｒ１：ｓｌの抵抗値 Ｒ２：５２の抵抗値 ＶＯ：ａ・４の出力信号のＤＣ電位 ｖｌ：ｓｅｓの電圧源の電圧値 ＴＩＮ ： ｓ ａの入力信号のＤＣ電位のように、抵
抗の比と、ＤＣの電圧源ｖ１によりＤＣを変化させてい
る回路や、第６図のようにコンデンサを通してムＣ成分
のみを伝え、それにＤＣの電圧源から抵抗を返して直接
変化させたい電圧を与える回路などを用いていた。
うに抵抗５１及び６２の抵抗とＤＣの電圧源６６を結合
させ、 ＶＯ＝ＶＩＮ※Ｒ２／（Ｒ１＋Ｒ２）＋Ｖ１ 壷Ｒ１／
（Ｒ１＋Ｒ２）Ｒ１：ｓｌの抵抗値 Ｒ２：５２の抵抗値 ＶＯ：ａ・４の出力信号のＤＣ電位 ｖｌ：ｓｅｓの電圧源の電圧値 ＴＩＮ ： ｓ ａの入力信号のＤＣ電位のように、抵
抗の比と、ＤＣの電圧源ｖ１によりＤＣを変化させてい
る回路や、第６図のようにコンデンサを通してムＣ成分
のみを伝え、それにＤＣの電圧源から抵抗を返して直接
変化させたい電圧を与える回路などを用いていた。
発明が解決しようとする課題
しかしながら、従来の第６図のような回路を用いると、
ムＣ成分の利得がＲ２／（Ｒ１＋Ｒ２）になってしまう
という問題があった。また、第６図のような回路を用い
ると、コンデンサがノ・イパスフィルタの役割をしてし
まうために、低い周波数のムＣ成分を伝えるためには大
きなコンデンサを必要とし、変化させるＤＣ電圧が大き
いとコンデンサの充放電にかかる時間が無視できなくな
って来て、応答性が悪くなるという問題があった。
ムＣ成分の利得がＲ２／（Ｒ１＋Ｒ２）になってしまう
という問題があった。また、第６図のような回路を用い
ると、コンデンサがノ・イパスフィルタの役割をしてし
まうために、低い周波数のムＣ成分を伝えるためには大
きなコンデンサを必要とし、変化させるＤＣ電圧が大き
いとコンデンサの充放電にかかる時間が無視できなくな
って来て、応答性が悪くなるという問題があった。
課題を解決するための手段
本発明は上記課題を解決するためのものであり、第１の
ＮＰＮのトランジスタのエミッタと第２のＮＰＮのトラ
ンジスタのコレクタとを第１の抵抗で結きし、前記第１
のトランジスタのコレクタをベースに入力される信号よ
シ高い電圧または低い電圧を供給する電圧源につなぎ、
前記第２のトランジスタのエミッタを第２の抵抗によっ
てベースに入力される信号よシ低い電圧または高い電圧
を供給する電圧源に結合して前記第２のトランジスタの
ベースに直流電圧を加え、さらに前記第１の抵抗の値と
前記第２の抵抗の値とを等しくすることによって前記第
１のトランジスタのベースに入力される信号のＤＣ電位
をシストさせる構成を有している。
ＮＰＮのトランジスタのエミッタと第２のＮＰＮのトラ
ンジスタのコレクタとを第１の抵抗で結きし、前記第１
のトランジスタのコレクタをベースに入力される信号よ
シ高い電圧または低い電圧を供給する電圧源につなぎ、
前記第２のトランジスタのエミッタを第２の抵抗によっ
てベースに入力される信号よシ低い電圧または高い電圧
を供給する電圧源に結合して前記第２のトランジスタの
ベースに直流電圧を加え、さらに前記第１の抵抗の値と
前記第２の抵抗の値とを等しくすることによって前記第
１のトランジスタのベースに入力される信号のＤＣ電位
をシストさせる構成を有している。
また第１のＮＰＮのトランジスタのエミッタと第２のＮ
ＰＮのトランジスタのコレクタとを第１の抵抗で結合し
、前記第１のトランジスタのコレクタをベースに入力さ
れる信号よシ高い電圧または低い電圧を供給する電圧源
につなぎ、前記第２のトランジスタのエミッタを第２の
抵抗によってベースに入力される信号より低い電圧また
は高い電圧を供給する電圧源罠結合して前記第１のトラ
ンジスタのベースに直流電圧を加え、さらに前記第１の
抵抗の値と前記第２の抵抗値とを等しくすることによっ
て前記第２のトランジスタのベースに入力される信号の
ＤＣ電位をシフトさせる構成を有している。
ＰＮのトランジスタのコレクタとを第１の抵抗で結合し
、前記第１のトランジスタのコレクタをベースに入力さ
れる信号よシ高い電圧または低い電圧を供給する電圧源
につなぎ、前記第２のトランジスタのエミッタを第２の
抵抗によってベースに入力される信号より低い電圧また
は高い電圧を供給する電圧源罠結合して前記第１のトラ
ンジスタのベースに直流電圧を加え、さらに前記第１の
抵抗の値と前記第２の抵抗値とを等しくすることによっ
て前記第２のトランジスタのベースに入力される信号の
ＤＣ電位をシフトさせる構成を有している。
作用
この構既によシ、コンデンサを使わずにＤＣ電位をシフ
トさせることによって、周波数に対する特性がフラット
になり、コンデンサの充放電にかかる時間という問題も
発生しない。また抵抗分割のようにムＣ成分のゲインを
落とすことな（ＤＣ電位をシフトさせることができるも
のである。
トさせることによって、周波数に対する特性がフラット
になり、コンデンサの充放電にかかる時間という問題も
発生しない。また抵抗分割のようにムＣ成分のゲインを
落とすことな（ＤＣ電位をシフトさせることができるも
のである。
実施例
以下、本発明の一実施例を図面を参照しながら説明する
。
。
第１図は、二つのＮＰＮ形のトランジスタ１７゜１８と
１７のエミッタと１８のコレクタを接続する抵抗１１と
１８のエミッタと１６の電圧源を接続する抵抗１２．１
８のベースにＤＣｔ圧を与える電圧源１９及び、１７の
コレクタに電圧を与える電圧源１６の構成を示しており
、第２図は、二つのＮＰＮ形のトランジスタ２７．２８
と２７のエミッタと２８のコレクタを接続する抵抗２１
と２８のエミッタと電圧源２６を接続する抵抗２２．２
７のベースにＤＣ４ｌ圧を与える電圧源２９及び、２７
のコレクタに電圧を与える電圧源２９の構成を示してお
り、第３図は、二つのＰＮＰ形のトランジスタ３７．３
８と３８のエミッタと３７のコレクタを接続する抵抗３
１と３７のエミッタと電圧源３６を接続する抵抗３２，
３ＢのベースにＤＣ電圧を与える電圧源３９及び、３８
のコレクタに電圧を与える電圧源３６の構成を示してお
り、第４図は、二つのＰＮＰ形のトランジスタ４７．４
８と４８のエミッタと４７のコレクタを接続する抵抗４
１と４７のエミッタと電圧源４６を接続する抵抗４２４
７のベースにＤＣ電圧を与える電圧源４９及び、４８の
コレクタに電圧を与える電圧源４６の構成を示している
。
１７のエミッタと１８のコレクタを接続する抵抗１１と
１８のエミッタと１６の電圧源を接続する抵抗１２．１
８のベースにＤＣｔ圧を与える電圧源１９及び、１７の
コレクタに電圧を与える電圧源１６の構成を示しており
、第２図は、二つのＮＰＮ形のトランジスタ２７．２８
と２７のエミッタと２８のコレクタを接続する抵抗２１
と２８のエミッタと電圧源２６を接続する抵抗２２．２
７のベースにＤＣ４ｌ圧を与える電圧源２９及び、２７
のコレクタに電圧を与える電圧源２９の構成を示してお
り、第３図は、二つのＰＮＰ形のトランジスタ３７．３
８と３８のエミッタと３７のコレクタを接続する抵抗３
１と３７のエミッタと電圧源３６を接続する抵抗３２，
３ＢのベースにＤＣ電圧を与える電圧源３９及び、３８
のコレクタに電圧を与える電圧源３６の構成を示してお
り、第４図は、二つのＰＮＰ形のトランジスタ４７．４
８と４８のエミッタと４７のコレクタを接続する抵抗４
１と４７のエミッタと電圧源４６を接続する抵抗４２４
７のベースにＤＣ電圧を与える電圧源４９及び、４８の
コレクタに電圧を与える電圧源４６の構成を示している
。
この構成により、第１図の場合、入力端子１３の入力Ｄ
Ｃ電位をＷＩＮ、）ランジスタ１８のベースの入力電圧
をＶＢ、出力端子１４のＤＣ電位をｖＯ１抵抗１２に流
れる電流を工、トランジスタ１７のエミッターベース間
の電圧をｖＤｌ、トランジスタ１８のエミッターベース
間の電圧をＶＤ２％抵抗１２につながる電圧源をＶＸＸ
、抵抗１１の抵抗値をＲ１、抵抗１２の抵抗値をＲ２と
し、２個のトランジスタのｈｆｅが充分大きくｉ、Ｏ：
＝ｉ、・ （ｉｃはコレクタを流れる電流、１ｅはエミッタを流れ
る電流） であると仮定すると、 ＶＱ＝ＶＩＮ−ＶＤｌ−Ｒ１１１１ １＝＝ （ＶＢ−ＶＤ２−ＶＩＣＸ ）／Ｒ２よって ＶＯ＝ＶＩＮ−ＶＤｌ−（ＶＢ−ＶＤ２−ＶＩＣｊＣ）
壷Ｒ１／Ｒ２となる。ここで、Ｒ１：Ｒ２とすると、
ＶＯ＝ＶＩＮ−４８＋ＶＫＩＥ＋ＶＤ２−ＶＤｌとなる
。ここでＶＤ１＝ＶＤ２であるとき、ＶＯ＝ＶＩＮ−Ｖ
Ｂ＋ＶＩＣＩＣ とｌ）、ｖＩＮのＤＣ電位をｖｘｘ−ＶＢだけシフトす
ることが出来る。また、ｖＤｌとＶＤ２の温度特性は等
しいのでｖＯの温度特性がフラットになる。
Ｃ電位をＷＩＮ、）ランジスタ１８のベースの入力電圧
をＶＢ、出力端子１４のＤＣ電位をｖＯ１抵抗１２に流
れる電流を工、トランジスタ１７のエミッターベース間
の電圧をｖＤｌ、トランジスタ１８のエミッターベース
間の電圧をＶＤ２％抵抗１２につながる電圧源をＶＸＸ
、抵抗１１の抵抗値をＲ１、抵抗１２の抵抗値をＲ２と
し、２個のトランジスタのｈｆｅが充分大きくｉ、Ｏ：
＝ｉ、・ （ｉｃはコレクタを流れる電流、１ｅはエミッタを流れ
る電流） であると仮定すると、 ＶＱ＝ＶＩＮ−ＶＤｌ−Ｒ１１１１ １＝＝ （ＶＢ−ＶＤ２−ＶＩＣＸ ）／Ｒ２よって ＶＯ＝ＶＩＮ−ＶＤｌ−（ＶＢ−ＶＤ２−ＶＩＣｊＣ）
壷Ｒ１／Ｒ２となる。ここで、Ｒ１：Ｒ２とすると、
ＶＯ＝ＶＩＮ−４８＋ＶＫＩＥ＋ＶＤ２−ＶＤｌとなる
。ここでＶＤ１＝ＶＤ２であるとき、ＶＯ＝ＶＩＮ−Ｖ
Ｂ＋ＶＩＣＩＣ とｌ）、ｖＩＮのＤＣ電位をｖｘｘ−ＶＢだけシフトす
ることが出来る。また、ｖＤｌとＶＤ２の温度特性は等
しいのでｖＯの温度特性がフラットになる。
また、第２図の場合、入力端子２３の入力ＤＣ電位をｖ
ｘＮ、トランジスタ２７のベースの入力電圧をＶＢ、出
力端子２４ＤＣの電位をｖＯ１抵抗２２に流れる電流を
Ｉ、）ランジスタのエミッタ、ベース間の電圧をＶＤ、
抵抗２２につながる電圧源をＶＸＸ、抵抗２１の抵抗値
をＲ１，抵抗２２の抵抗値をＲ２とし、２個のトランジ
スタのｈｆｅが充分大きく、 １ｃ＝ｉ。
ｘＮ、トランジスタ２７のベースの入力電圧をＶＢ、出
力端子２４ＤＣの電位をｖＯ１抵抗２２に流れる電流を
Ｉ、）ランジスタのエミッタ、ベース間の電圧をＶＤ、
抵抗２２につながる電圧源をＶＸＸ、抵抗２１の抵抗値
をＲ１，抵抗２２の抵抗値をＲ２とし、２個のトランジ
スタのｈｆｅが充分大きく、 １ｃ＝ｉ。
（ｉｃはコレクタを流れる電流、ｉのはエミッタを流れ
る電流） であると仮定すると、 ＶＯ＝ＶＢ−ＶＤｌ−Ｒ１＊Ｉ Ｉ＝ （Ｖ Ｚ Ｈ−Ｖ Ｄ２−Ｖ ＩＥ ＩＣ） ／
Ｒ２よって、 ＶＯ＝ＶＢ−ＶＤｌ−（ＶＸＮ−ＶＤ２−ＶＩＣＩＣ）
秦Ｒ１／Ｒ２となる。ここで、Ｒ１：Ｒ２とすると、
Ｔｏ＝ＶＢ−ＶＩＮ＋ＶＫＫ＋ＶＤ２−ＶＤｌとなる。
る電流） であると仮定すると、 ＶＯ＝ＶＢ−ＶＤｌ−Ｒ１＊Ｉ Ｉ＝ （Ｖ Ｚ Ｈ−Ｖ Ｄ２−Ｖ ＩＥ ＩＣ） ／
Ｒ２よって、 ＶＯ＝ＶＢ−ＶＤｌ−（ＶＸＮ−ＶＤ２−ＶＩＣＩＣ）
秦Ｒ１／Ｒ２となる。ここで、Ｒ１：Ｒ２とすると、
Ｔｏ＝ＶＢ−ＶＩＮ＋ＶＫＫ＋ＶＤ２−ＶＤｌとなる。
ここでＶＤｌ：ＶＤ２であるとき、ＶＯ＝ＶＢ−ＶＩＮ
＋ＶＩ］Ｅ とナリ、Ｖ Ｉ ＮノＤ Ｃ電位をＶｌＩＣ＋ＶＢ−２
＊ＷＩＮだけシフトすることが出来る。また、ＶＤｌと
ＶＤ２の温度特性は等しいので、ＶＯの温度特性かフラ
ットになる。
＋ＶＩ］Ｅ とナリ、Ｖ Ｉ ＮノＤ Ｃ電位をＶｌＩＣ＋ＶＢ−２
＊ＷＩＮだけシフトすることが出来る。また、ＶＤｌと
ＶＤ２の温度特性は等しいので、ＶＯの温度特性かフラ
ットになる。
また、第３図の場合、入力端子３３の入力ＤＣ電位をＶ
Ｉ）ｉ、）ランジスタ３８のベースの入力電圧を７８．
出力端子３４のＤＣ電位をｖＯ１抵抗３２に流れる電流
を工、トランジスタのエミッターベース間の電圧をＶＤ
、抵抗３２につながる電圧源をＶＣＣ，抵抗３１の抵抗
値を１１、抵抗３２の抵抗値をＲ２とし、２個のトラン
ジスタのｈｆａ が充分大きく、 ｉ ｃ＝ｉ ｅ （ｉｃはコレクタを流れる電流、ｉｏはエミッタを流れ
る電流） であると仮定すると、 ＶＯ＝ＶＢ＋ＶＤ１＋Ｒ１＊Ｉ Ｉ＝（ｖＣＣ−ＶＤ２−ＷＩＮ）／Ｒ２よって、 ＶＯ＝ＶＢ＋ＶＤ１＋（ｖｃｃ−ＶＤ２−ＶＩＮ）＊Ｒ
１／１となる。ここで、Ｒ１＝１２とすると、ＶＯ＝Ｖ
ＣＣ−ＶＩＮ＋ＶＢ＋ＶＤ１−ＶＤ２となる。ここでＶ
Ｄ１＝ＶＤ２であるとき、ＶＯ：＝ＶＣＣ−ＶＩＮ＋Ｖ
Ｂ となり、Ｖ Ｉ Ｎ（ＤＤ Ｃ電位ヲＶ ＣＣ＋ Ｖ
Ｂ−２毫ＷＩＮだけシフトすることが出来る。また、ｖ
ＤｌとＶＤ２の温度特性は等しいので、ｖＯの温度特性
がフラットになる。
Ｉ）ｉ、）ランジスタ３８のベースの入力電圧を７８．
出力端子３４のＤＣ電位をｖＯ１抵抗３２に流れる電流
を工、トランジスタのエミッターベース間の電圧をＶＤ
、抵抗３２につながる電圧源をＶＣＣ，抵抗３１の抵抗
値を１１、抵抗３２の抵抗値をＲ２とし、２個のトラン
ジスタのｈｆａ が充分大きく、 ｉ ｃ＝ｉ ｅ （ｉｃはコレクタを流れる電流、ｉｏはエミッタを流れ
る電流） であると仮定すると、 ＶＯ＝ＶＢ＋ＶＤ１＋Ｒ１＊Ｉ Ｉ＝（ｖＣＣ−ＶＤ２−ＷＩＮ）／Ｒ２よって、 ＶＯ＝ＶＢ＋ＶＤ１＋（ｖｃｃ−ＶＤ２−ＶＩＮ）＊Ｒ
１／１となる。ここで、Ｒ１＝１２とすると、ＶＯ＝Ｖ
ＣＣ−ＶＩＮ＋ＶＢ＋ＶＤ１−ＶＤ２となる。ここでＶ
Ｄ１＝ＶＤ２であるとき、ＶＯ：＝ＶＣＣ−ＶＩＮ＋Ｖ
Ｂ となり、Ｖ Ｉ Ｎ（ＤＤ Ｃ電位ヲＶ ＣＣ＋ Ｖ
Ｂ−２毫ＷＩＮだけシフトすることが出来る。また、ｖ
ＤｌとＶＤ２の温度特性は等しいので、ｖＯの温度特性
がフラットになる。
また、第４図の場合、入力端子４３の入力ＤＣ電位をＷ
ＩＮ、）ランジスタ４７のベースの入力電圧をＶＢ、出
力端子４４のＤＣ電位をｖＯ１抵抗４２＆Ｃ流れる電流
をＩ、）ランジスタのエミッタ、ベース間の電圧をＶＤ
、抵抗４２につながる電圧源をＶＣＣ，抵抗４１の抵抗
値をＲ１、抵抗４２の抵抗値をＲ２とし、２個のトラン
ジスタのｈｆａ が充分大きく、 １ｃ＝ｉｅ （ｉｃはコレクタを流れる電流、１ｅはエミッタを流れ
る電流） であると仮定すると、 ＶＯ＝ＶＩＮ＋ＶＤ１＋Ｒ１＊１ １：（ＶＣＣ−ＶＢ−ＶＤ２）／Ｒ２ よって、 ｖｏ＝ｖ ＩＮ＋ＶＤ１ ＋（ＶＣＣ−ＶＢ−ＶＤ２
） 壷Ｒ１／Ｒ２となる。ここで、Ｒ１＝Ｒ２とすると
、Ｔｏ＝ＶＩＮ−ＶＢｌｌＣ＋ＶＤ１−ＶＤ２となる。
ＩＮ、）ランジスタ４７のベースの入力電圧をＶＢ、出
力端子４４のＤＣ電位をｖＯ１抵抗４２＆Ｃ流れる電流
をＩ、）ランジスタのエミッタ、ベース間の電圧をＶＤ
、抵抗４２につながる電圧源をＶＣＣ，抵抗４１の抵抗
値をＲ１、抵抗４２の抵抗値をＲ２とし、２個のトラン
ジスタのｈｆａ が充分大きく、 １ｃ＝ｉｅ （ｉｃはコレクタを流れる電流、１ｅはエミッタを流れ
る電流） であると仮定すると、 ＶＯ＝ＶＩＮ＋ＶＤ１＋Ｒ１＊１ １：（ＶＣＣ−ＶＢ−ＶＤ２）／Ｒ２ よって、 ｖｏ＝ｖ ＩＮ＋ＶＤ１ ＋（ＶＣＣ−ＶＢ−ＶＤ２
） 壷Ｒ１／Ｒ２となる。ここで、Ｒ１＝Ｒ２とすると
、Ｔｏ＝ＶＩＮ−ＶＢｌｌＣ＋ＶＤ１−ＶＤ２となる。
ここで、ＶＤ１＝ＶＤ２であるとき、Ｔｏ ＝ＶＸＮ−
ＶＢ＋ＶＩＧ となり、ＶＩＮのＤＣ電位をＶＯｏ−ＶＢだけシフトす
ることが出来る。また、ｖＤｌとＶＤ２の温度特性が等
しいので、ｖＯの温度特性が７ラツトになる。
ＶＢ＋ＶＩＧ となり、ＶＩＮのＤＣ電位をＶＯｏ−ＶＢだけシフトす
ることが出来る。また、ｖＤｌとＶＤ２の温度特性が等
しいので、ｖＯの温度特性が７ラツトになる。
次に、上記構成を利用して作られた回路を図面を参照し
て説明する。この実施例は、第６図に示すようにＤ／ム
変換した信号をローパスフィルタに通して高周波成分ノ
イズを落とす回路である。
て説明する。この実施例は、第６図に示すようにＤ／ム
変換した信号をローパスフィルタに通して高周波成分ノ
イズを落とす回路である。
（：）実施例では、ローパスフィルタにＤＣ電流を流さ
ないためローパスフィルタの入力部と、出力部のＤＣ電
位を等しくするために、１のＤＣシフト回絡路用いた例
である。
ないためローパスフィルタの入力部と、出力部のＤＣ電
位を等しくするために、１のＤＣシフト回絡路用いた例
である。
第６図に示すように、Ｄ／人後のローパスフィルタの前
に１の００７７１回路を挿入し、抵抗７１と抵抗７２の
値を等しくすると、 Ｔｏ＝ＶＩＮ−ＶＢ＋ＶＩＣＩＣ ｖＯニア４のＤＣ電位 ＷＩＮニア３（７）ＤＣ電位 ｖＢ：ｙｅのＤｃＩＥ位 ＴＩＥニア５ＣＩＤＣ電位 となる。ここで第６図の構成の時、ＶＩ）ｉ＝ＶＲＩｃ
Ｆ（ＶＲＩＣＦは、ａｌＯＩ）ｃ電位）であルノテ、Ｖ
Ｂ＝ＶＲＩＣＦ＋ＶＩＣＩＣとすると、ｏ −ハス７
イｋ ｌｉの入力部７４のＤＣ電位がＧＮＤレベルにな
り（ＶＯ＝Ｏ）ローパスフィルタの入力部と出力部のＤ
Ｃ電位が等しくなるので、ローパスフィルタにはＤＣ電
流が流れなくなる。なお、第６図では、出力部のＤＣ電
位をＧＮＤレベルにしていたが、第６図のように出力部
の抵抗８４のもう片方の端子を電圧源１０６（ｖＯＵＴ
）につなぎ、ＶＢをＶＢ＝ＶＩＮ＋ＶＫＫ＋ＶＯＵＴ とすると、ＶＯ：ＶＯＵＴとなジローパスフィルタにｎ
ｃ電流を流すことなく、出力部のＤＣ電位を決定するこ
とができる。
に１の００７７１回路を挿入し、抵抗７１と抵抗７２の
値を等しくすると、 Ｔｏ＝ＶＩＮ−ＶＢ＋ＶＩＣＩＣ ｖＯニア４のＤＣ電位 ＷＩＮニア３（７）ＤＣ電位 ｖＢ：ｙｅのＤｃＩＥ位 ＴＩＥニア５ＣＩＤＣ電位 となる。ここで第６図の構成の時、ＶＩ）ｉ＝ＶＲＩｃ
Ｆ（ＶＲＩＣＦは、ａｌＯＩ）ｃ電位）であルノテ、Ｖ
Ｂ＝ＶＲＩＣＦ＋ＶＩＣＩＣとすると、ｏ −ハス７
イｋ ｌｉの入力部７４のＤＣ電位がＧＮＤレベルにな
り（ＶＯ＝Ｏ）ローパスフィルタの入力部と出力部のＤ
Ｃ電位が等しくなるので、ローパスフィルタにはＤＣ電
流が流れなくなる。なお、第６図では、出力部のＤＣ電
位をＧＮＤレベルにしていたが、第６図のように出力部
の抵抗８４のもう片方の端子を電圧源１０６（ｖＯＵＴ
）につなぎ、ＶＢをＶＢ＝ＶＩＮ＋ＶＫＫ＋ＶＯＵＴ とすると、ＶＯ：ＶＯＵＴとなジローパスフィルタにｎ
ｃ電流を流すことなく、出力部のＤＣ電位を決定するこ
とができる。
発明の効果
以上のように本発明の００７７１回路は、従来のように
コンデンサを用いてＤＣをシフトさせていないので、コ
ンデンサの充放電の時間という問題が発生せず、また抵
抗分割のようにムＣ成分の減衰や低域の特性の低下もな
（ＤＣシフトを実現でき、温度特性もフラットにするこ
とができるので、実用上きわめて有利なものである。
コンデンサを用いてＤＣをシフトさせていないので、コ
ンデンサの充放電の時間という問題が発生せず、また抵
抗分割のようにムＣ成分の減衰や低域の特性の低下もな
（ＤＣシフトを実現でき、温度特性もフラットにするこ
とができるので、実用上きわめて有利なものである。
第１図〜第４図は本発明の００７７１回路の一実施例を
示す回路図、第６図及び第６図は同実施例を応用した回
路の構成を示すブロック図、第７図及び第８図は従来の
００７７１回路の構成を示す回路図である。 １１・・・・・・抵抗、１２・・・・・・抵抗、１３・
・・・・・入力端子、１４・・・・・・出力端子、１６
・・曲電圧源、１６・・・・・・電圧源、１７・・・・
・・ＮＰＮ形トランジスタ、１８°パ・・・ＮＰＮ形ト
ランジヌタ、１９・・・・・・電圧源。 代理人の氏名 弁理士 粟 野 重 孝 はが１名１４
−−一電町痛ト ｔｒ、 ＋ｃ、＋ｑ−−−貧万− ｎＪ−一一ドラ−Ｊ弓スタ ７ｆ１２杯−−幕■ん ７５−−−Ｅｌ／ＡＥカ フ４−−−ローバス出力 ｉｏ−・・入力ｊ％＋ ｆ５−−−Ｅｌ−ハ゛ス２フイ八イ２ 訂−・−巴７）倉帛テ １１１９１ ＩＯ２・−ＪｔｓＪ７Ｌ Ｌｉｊ・−・Ｄ／Ａ七ヵ ９７、９−一 トラノじスタ ｔｏｏ −−−Ｌ ７１ ｒａ ＋ １６３−一ローハ８スフ４ノＬ夕 Ｉρｊ−・−出力ｍ＋
示す回路図、第６図及び第６図は同実施例を応用した回
路の構成を示すブロック図、第７図及び第８図は従来の
００７７１回路の構成を示す回路図である。 １１・・・・・・抵抗、１２・・・・・・抵抗、１３・
・・・・・入力端子、１４・・・・・・出力端子、１６
・・曲電圧源、１６・・・・・・電圧源、１７・・・・
・・ＮＰＮ形トランジスタ、１８°パ・・・ＮＰＮ形ト
ランジヌタ、１９・・・・・・電圧源。 代理人の氏名 弁理士 粟 野 重 孝 はが１名１４
−−一電町痛ト ｔｒ、 ＋ｃ、＋ｑ−−−貧万− ｎＪ−一一ドラ−Ｊ弓スタ ７ｆ１２杯−−幕■ん ７５−−−Ｅｌ／ＡＥカ フ４−−−ローバス出力 ｉｏ−・・入力ｊ％＋ ｆ５−−−Ｅｌ−ハ゛ス２フイ八イ２ 訂−・−巴７）倉帛テ １１１９１ ＩＯ２・−ＪｔｓＪ７Ｌ Ｌｉｊ・−・Ｄ／Ａ七ヵ ９７、９−一 トラノじスタ ｔｏｏ −−−Ｌ ７１ ｒａ ＋ １６３−一ローハ８スフ４ノＬ夕 Ｉρｊ−・−出力ｍ＋
Claims (2)
- （１）第１のＮＰＮのトランジスタのエミッタと第２の
ＮＰＮのトランジスタのコレクタとを第１の抵抗で結合
し、前記第１のトランジスタのコレクタをベースに入力
される信号より高い電圧または低い電圧を供給する電圧
源につなぎ、前記第２のトランジスタのエミッタを第２
の抵抗によってベースに入力される信号より低い電圧ま
たは高い電圧を供給する電圧源に結合して前記第２のト
ランジスタのベースに直流電圧を加え、さらに前記第１
の抵抗の値と前記第２の抵抗の値とを等しくすることに
よって前記第１のトランジスタのベースに入力される信
号のＤＣ電位をシフトさせるＤＣシフト回路。 - （２）第１のＮＰＮのトランジスタのエミッタと第２の
ＮＰＮのトランジスタのコレクタとを第１の抵抗で結合
し、前記第１のトランジスタのコレクタをベースに入力
される信号より高い電圧または低い電圧を供給する電圧
源につなぎ、前記第２のトランジスタのエミッタを第２
の抵抗によってベースに入力される信号より低い電圧ま
たは高い電圧を供給する電圧源に結合して前記第１のト
ランジスタのベースに直流電圧を加え、さらに前記第１
の抵抗の値と前記第２の抵抗値とを等しくすることによ
って前記第２のトランジスタのベースに入力される信号
のＤＣ電位をシフトさせるＤＣシフト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2109043A JPH047907A (ja) | 1990-04-25 | 1990-04-25 | Ｄｃシフト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2109043A JPH047907A (ja) | 1990-04-25 | 1990-04-25 | Ｄｃシフト回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH047907A true JPH047907A (ja) | 1992-01-13 |
Family
ID=14500161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2109043A Pending JPH047907A (ja) | 1990-04-25 | 1990-04-25 | Ｄｃシフト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH047907A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06204760A (ja) * | 1993-01-05 | 1994-07-22 | Nec Corp | データ反転回路 |
-
1990
- 1990-04-25 JP JP2109043A patent/JPH047907A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06204760A (ja) * | 1993-01-05 | 1994-07-22 | Nec Corp | データ反転回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020008568A1 (en) | Drive control circuit of charged pump circuit | |
| JP2004180382A (ja) | 降圧回路、電源回路及び半導体集積回路 | |
| JP2004088818A (ja) | Ｄｃ／ｄｃコンバータの制御回路及びｄｃ／ｄｃコンバータ | |
| TWI240078B (en) | Circuit for measuring capacitance and measuring method using the same | |
| JPH047907A (ja) | Ｄｃシフト回路 | |
| CN100550611C (zh) | 自动增益控制电路 | |
| JPH02141121A (ja) | 遅延回路及び遅延装置 | |
| CN100448147C (zh) | 电流型dc-dc变换器均压控制电路 | |
| JPS623611B2 (ja) | ||
| US7049876B2 (en) | Level shift circuits and related methods | |
| US7369618B2 (en) | Signal transmission circuit | |
| JP3036756B2 (ja) | 発振回路 | |
| CN108448893B (zh) | 一种基于占空比的动态斜坡补偿电路 | |
| US20060071836A1 (en) | Digital to analog converter | |
| JPS58103221A (ja) | 可変発振器 | |
| JP3838202B2 (ja) | フィルタ回路および非同期式シリアル通信の受信装置 | |
| JP4768653B2 (ja) | 演算増幅器 | |
| JPS6318958A (ja) | 正電圧−負電圧変換回路 | |
| JPS59181714A (ja) | 双方向性インピ−ダンス変換回路 | |
| JP2581388B2 (ja) | データ反転回路 | |
| JPH0336110Y2 (ja) | ||
| JPH09189724A (ja) | ピーク検出回路 | |
| JP3194738B2 (ja) | Ｃｒ発振回路 | |
| JPH04172708A (ja) | ワンショット回路 | |
| JPH0290715A (ja) | 発振回路 |