JPS59181714A - 双方向性インピ−ダンス変換回路 - Google Patents
双方向性インピ−ダンス変換回路Info
- Publication number
- JPS59181714A JPS59181714A JP5352683A JP5352683A JPS59181714A JP S59181714 A JPS59181714 A JP S59181714A JP 5352683 A JP5352683 A JP 5352683A JP 5352683 A JP5352683 A JP 5352683A JP S59181714 A JPS59181714 A JP S59181714A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- terminal
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/40—Impedance converters
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、狗荷インーーダンスに比例した入力インピ
ーダンスを得ることができ、特に集積回路化が容易な構
成を持つ双方向性インピーダンス変換回路に関する。
ーダンスを得ることができ、特に集積回路化が容易な構
成を持つ双方向性インピーダンス変換回路に関する。
インピーダンス変換回路は、第１図に西端子回路網とし
て示すように、入力電圧Ｖｌおよび入力電流１．に対し
て出力電圧Ｖ２、出力電流工２が負荷インピーダンスＺ
Ｌと比例関係にあシ、その伝達行列式は下記の（１）式
で表わされる。
て示すように、入力電圧Ｖｌおよび入力電流１．に対し
て出力電圧Ｖ２、出力電流工２が負荷インピーダンスＺ
Ｌと比例関係にあシ、その伝達行列式は下記の（１）式
で表わされる。
上記（１）式において、ＡＮＯ，Ｂ−Ｃ二０．Ｄ〜Ｏと
なるものをインピーダンス変換回路と称している。なお
、第１図においてＶＩＮは入力霜１圧、ｚ３は入力イン
ピーダンスである。ところで、上記関係を満足し、しか
も実際に壊積回路化が可能なものは未だ実現されておら
ず、このようなものが切望されているのが現状である。
なるものをインピーダンス変換回路と称している。なお
、第１図においてＶＩＮは入力霜１圧、ｚ３は入力イン
ピーダンスである。ところで、上記関係を満足し、しか
も実際に壊積回路化が可能なものは未だ実現されておら
ず、このようなものが切望されているのが現状である。
この発明は上記のような事情を考慮してなされたもので
、その目的は、集積化か容易であシしかもインピーダン
ス変換を行なう場合に２つの端子間の方向を逆にしても
動作が可能な双方向性インピーダンス変換回路を提供す
ることにある。
、その目的は、集積化か容易であシしかもインピーダン
ス変換を行なう場合に２つの端子間の方向を逆にしても
動作が可能な双方向性インピーダンス変換回路を提供す
ることにある。
この発明によれば、それぞれ１つすつのＮＰＮおよびＰ
ＮＰ トランジスタのエミッタ、ペースどうしを互いに
接続してエミッタフォロワ回路を構成し、２つのＰＮＰ
）ランジスクからなる第１のカレントミラー回路の入
力端を上記エミッタフォロワ回路内のＮＰＮトランジス
タのコレクタに接続し、２つのＮＰＮ Ｉ−ランジスタ
からなる第２のカレントミラー回路の入力端を上記エミ
ッタフォロワ回路内のＰＮＰ トランジスタのコレクタ
に接続し、さらに２つのＰＮＰトランジスタからなる第
３のカレントミラー回路の入力端を上記第２のカレント
ミラー回路の出力端に接続し、２つのＮＰＮ ）ランジ
スタからなる第４のカレントミラー回路の入力端を上記
第１のカレントミラー回路の出力端に接続し、上口（シ
エミッタフオロワ回路内の２つのトランジスタのエミッ
ク共通接続点およびベース共通接続点は第１．第２の端
子にそれぞれ接続し、上記第３．第４のカレントミラー
回路の出力端は第３の端子に共通接続し、上記第１．第
３の端子にｉｌｌ、圧比較回路の２つの入力端をそれぞ
れ接続し、上記電圧比較回路の出力端は上記第２の端子
に接続してなシ、上記第１．第３の端子のいずれか一力
には入力電圧を印加するとともに他力には負荷インピー
ダンスを接続するようにした双方向゛性インピーダンス
変換回路が提供されている。
ＮＰ トランジスタのエミッタ、ペースどうしを互いに
接続してエミッタフォロワ回路を構成し、２つのＰＮＰ
）ランジスクからなる第１のカレントミラー回路の入
力端を上記エミッタフォロワ回路内のＮＰＮトランジス
タのコレクタに接続し、２つのＮＰＮ Ｉ−ランジスタ
からなる第２のカレントミラー回路の入力端を上記エミ
ッタフォロワ回路内のＰＮＰ トランジスタのコレクタ
に接続し、さらに２つのＰＮＰトランジスタからなる第
３のカレントミラー回路の入力端を上記第２のカレント
ミラー回路の出力端に接続し、２つのＮＰＮ ）ランジ
スタからなる第４のカレントミラー回路の入力端を上記
第１のカレントミラー回路の出力端に接続し、上口（シ
エミッタフオロワ回路内の２つのトランジスタのエミッ
ク共通接続点およびベース共通接続点は第１．第２の端
子にそれぞれ接続し、上記第３．第４のカレントミラー
回路の出力端は第３の端子に共通接続し、上記第１．第
３の端子にｉｌｌ、圧比較回路の２つの入力端をそれぞ
れ接続し、上記電圧比較回路の出力端は上記第２の端子
に接続してなシ、上記第１．第３の端子のいずれか一力
には入力電圧を印加するとともに他力には負荷インピー
ダンスを接続するようにした双方向゛性インピーダンス
変換回路が提供されている。
以下図面を参照してこの発明の一実施例を説明する。第
２図はその構成を示す回路図である。
２図はその構成を示す回路図である。
図において１，２はそれぞれ入出力端子であシ、３は内
部の端子でちる。このうち一方の入出力端子１は入力端
子として用いられ、ここには入力電圧Ｖｌが接続される
。また他方の入出力端子２は出力端子として用いられ、
ここと低電位■ｓ８印加点との間には負荷インピーダン
スＺ。
部の端子でちる。このうち一方の入出力端子１は入力端
子として用いられ、ここには入力電圧Ｖｌが接続される
。また他方の入出力端子２は出力端子として用いられ、
ここと低電位■ｓ８印加点との間には負荷インピーダン
スＺ。
が接続されている。
互いにエミッタどうしおよびペースどうしが共通接続さ
れたＮＰＮ トランジスタ４とＰＮＰ ）ランジスタ５
とはエミッタフォロワ回路６を構成するものであシ、そ
のエミッタ共通接続点は上記端子１に、またベース共通
接続点は上記端子３にそれぞれ接続されてい木。また電
圧コンパレータ７の反転入力端（−）側は上記端子１に
、非反転入力端（＋）側は上記端子２にそれぞれ接続さ
れ、さらに出力端は上記端子３に接続される。すなわち
上記電圧コンノ母レータ７は端子１と２との電圧を比較
し、その比較結果に対応した論理信号を端子３を介して
上記エミッタフォロワ回路６に与える。
れたＮＰＮ トランジスタ４とＰＮＰ ）ランジスタ５
とはエミッタフォロワ回路６を構成するものであシ、そ
のエミッタ共通接続点は上記端子１に、またベース共通
接続点は上記端子３にそれぞれ接続されてい木。また電
圧コンパレータ７の反転入力端（−）側は上記端子１に
、非反転入力端（＋）側は上記端子２にそれぞれ接続さ
れ、さらに出力端は上記端子３に接続される。すなわち
上記電圧コンノ母レータ７は端子１と２との電圧を比較
し、その比較結果に対応した論理信号を端子３を介して
上記エミッタフォロワ回路６に与える。
それぞれのエミッタが高電位ｖｃｃ印加点に接続されか
つ互いのペースが共ａｔ続されるとともに一方のペース
、コレクタ間が短絡された２つのＰＮＰ ）ランソスタ
１１．Ｊ２は第１のカレントミラー回路ノ３を構成し、
そのペース、コレクタ間が短絡された方のトランジスタ
１ノのコレクタが電流の入力端に、また他方のトランジ
スタ１２のコレクタが電流の出力端にされる。
つ互いのペースが共ａｔ続されるとともに一方のペース
、コレクタ間が短絡された２つのＰＮＰ ）ランソスタ
１１．Ｊ２は第１のカレントミラー回路ノ３を構成し、
そのペース、コレクタ間が短絡された方のトランジスタ
１ノのコレクタが電流の入力端に、また他方のトランジ
スタ１２のコレクタが電流の出力端にされる。
そして上記トランジスタ１ノのコレクタは前記エミッタ
フォロワ回路６内のトランジスタ４のコレクタに接続さ
れる。
フォロワ回路６内のトランジスタ４のコレクタに接続さ
れる。
それぞれのエミッタが低電位Ｖｓ８印加点に接続されか
つ互いのペースが共通接続されるとともに一方のペース
、コレクタ間が短絡された２つのＮＰＮ ）ランジスタ
２’ｌ、２２は第２のカレントミラー回路２３を構成し
、そのペース、コレクタ間カ短絡された方のトランジス
タ２１のコレクタが電流の入力端に、また他方のトラン
ジスタ２２のコレクタが電流の出力端にされる。
つ互いのペースが共通接続されるとともに一方のペース
、コレクタ間が短絡された２つのＮＰＮ ）ランジスタ
２’ｌ、２２は第２のカレントミラー回路２３を構成し
、そのペース、コレクタ間カ短絡された方のトランジス
タ２１のコレクタが電流の入力端に、また他方のトラン
ジスタ２２のコレクタが電流の出力端にされる。
そして上記トランジスタ２ノのコレクタは前記エミッタ
フォロワ向路６内のトランジスタ５のコレクタに接続さ
れる。
フォロワ向路６内のトランジスタ５のコレクタに接続さ
れる。
２つのＰＮＰトランジスタ３１．３２からなる第３のカ
レントミラー回路３３は前記第１のカレントミラー回路
１３と同様に構成されており、電流の入力端となる一方
のトランジスタ３ノのコレクタは前記第２のカレントミ
ラー回路２３の出力端に接続され、さらに電流の出力端
となる他方のトランジスタ３２のコレクタは前記端子２
に接続される。
レントミラー回路３３は前記第１のカレントミラー回路
１３と同様に構成されており、電流の入力端となる一方
のトランジスタ３ノのコレクタは前記第２のカレントミ
ラー回路２３の出力端に接続され、さらに電流の出力端
となる他方のトランジスタ３２のコレクタは前記端子２
に接続される。
２つのＮＰＮ ）ランジスタ４１．４２からなる第４の
カレントミラー゛回路４３は前記第２のカレントミラー
回路２３と同様に構成されておシ、電流の入力端となる
一方のトランジスタ４ノのコレクタは前記第１のカレン
トミラー回路１３の出力端に接続され、さらに電流の出
力端となる他方のトランジスタ４２のコレクタは前記端
子２に接続される。
カレントミラー゛回路４３は前記第２のカレントミラー
回路２３と同様に構成されておシ、電流の入力端となる
一方のトランジスタ４ノのコレクタは前記第１のカレン
トミラー回路１３の出力端に接続され、さらに電流の出
力端となる他方のトランジスタ４２のコレクタは前記端
子２に接続される。
前記第１．第３のカレントミラー回路１３゜３３はいず
れもＰＮＰ トランジスタを用いて高電位■。側に設け
られているものであるから、入力端から流し出される入
力１枕流に応じた値の電流が出力端からそれぞれ流し出
される。これとは反対に、前記第２．第４のカレントミ
ラー回路２３，４３はいずれもＮＰＮ ）ランジスタを
用いて低電位側に設けられているものであるから、入力
端へ流し込まれる入力電流に応じた値の電流が出力端か
らそれぞれ流し込まれる。
れもＰＮＰ トランジスタを用いて高電位■。側に設け
られているものであるから、入力端から流し出される入
力１枕流に応じた値の電流が出力端からそれぞれ流し出
される。これとは反対に、前記第２．第４のカレントミ
ラー回路２３，４３はいずれもＮＰＮ ）ランジスタを
用いて低電位側に設けられているものであるから、入力
端へ流し込まれる入力電流に応じた値の電流が出力端か
らそれぞれ流し込まれる。
このような構成において、端子１に入力電圧ｖ１が接続
されることによシ、端子ノには電流１１が流れ込んでお
シかつ端子２からは電流−Ｉ２が流れ出ておシさらにこ
の電流−Ｉ２と負荷インピーダンスｚＬとによって端子
２の電圧がｖ２に設定されている状態で回路が安定して
いるものとする。なお、後述するが回路が安定状態にあ
るときには、電圧ｖ１ とｖ２とが等しくされている。
されることによシ、端子ノには電流１１が流れ込んでお
シかつ端子２からは電流−Ｉ２が流れ出ておシさらにこ
の電流−Ｉ２と負荷インピーダンスｚＬとによって端子
２の電圧がｖ２に設定されている状態で回路が安定して
いるものとする。なお、後述するが回路が安定状態にあ
るときには、電圧ｖ１ とｖ２とが等しくされている。
また端子１ではここに流れ込む方向の電流を正極性とし
、端子２ではここから流れ出る方向の電流を角極性とし
ている。
、端子２ではここから流れ出る方向の電流を角極性とし
ている。
いま上記のような安定した回路状態から、入力電圧Ｖ、
が上昇したとする。すると、Ｖｌ）Ｖ２であるため、電
圧コン・ぐレータ７の出力は低レベルになる。これによ
υ、エミッタフォロワ回路６内でＰＮＰ トランジスタ
５が導通状態となシ、ＮＰＮ トランジスタ４は非導通
状態となる。したがって、端子１から流れ込む電流■１
は、導通しているＰＮＰトランジスタ５によってすべて
流される。ここで′このＰＮＰトランジスタ５のエミッ
タ接地電流増幅率β、が十分に大きいものであると仮定
すると、このＰＮＰ ）ランジスタ５のコレクタ電流Ｌ
ａはＩＩに等しい値となる。すなわち、次式が成立する
。
が上昇したとする。すると、Ｖｌ）Ｖ２であるため、電
圧コン・ぐレータ７の出力は低レベルになる。これによ
υ、エミッタフォロワ回路６内でＰＮＰ トランジスタ
５が導通状態となシ、ＮＰＮ トランジスタ４は非導通
状態となる。したがって、端子１から流れ込む電流■１
は、導通しているＰＮＰトランジスタ５によってすべて
流される。ここで′このＰＮＰトランジスタ５のエミッ
タ接地電流増幅率β、が十分に大きいものであると仮定
すると、このＰＮＰ ）ランジスタ５のコレクタ電流Ｌ
ａはＩＩに等しい値となる。すなわち、次式が成立する
。
Ｉａ＝１１ ・・・・・・ （２）また、上記
ＰＮＰ ）ランジスク５のコレクタ電流；流は第２のカ
レントミラー回路２３に対する入力電流となるので、こ
の回路２３における電流伝達比をγ２としかつこの回路
内の両トランジスタ２１．２２のベース電流が無視でき
る程十分に小さい値であるとすれ（ｄ′、その出力端に
はγ２・ＩａＯ値の電ワ１シが流れ込む。さらに第２の
カレントミラー回路２３の出力ｔＥ流は第３のカレント
ミラー回路２３に対する入力′電流となるので、この回
路３３における電流伝達比をγ３としかつこの回路内の
両トランジスタ３）。
ＰＮＰ ）ランジスク５のコレクタ電流；流は第２のカ
レントミラー回路２３に対する入力電流となるので、こ
の回路２３における電流伝達比をγ２としかつこの回路
内の両トランジスタ２１．２２のベース電流が無視でき
る程十分に小さい値であるとすれ（ｄ′、その出力端に
はγ２・ＩａＯ値の電ワ１シが流れ込む。さらに第２の
カレントミラー回路２３の出力ｔＥ流は第３のカレント
ミラー回路２３に対する入力′電流となるので、この回
路３３における電流伝達比をγ３としかつこの回路内の
両トランジスタ３）。
３２のベース電流が無視できる程に十分小さい値である
とすれば、その出力端からはγ２ ・γ３ ・ＩａＯ値
の電θ；Ｌが流れ出す。
とすれば、その出力端からはγ２ ・γ３ ・ＩａＯ値
の電θ；Ｌが流れ出す。
ここでエミッタフォロワ回路６内でＮＰＮ ）ランジス
タ４は非導通でありそのコレクタ１１１．流は流れてい
ないので、第１．第４のカレントミラー回路１３ 、４
．９の出力電流はそれぞれＯである。したがって、端子
２に流れる電流−Ｉ２は第３のカレントミラー回路３３
の出力電流γ２・γ３・Ｉａと一致する。すなわち、次
の（３）式が成立する。
タ４は非導通でありそのコレクタ１１１．流は流れてい
ないので、第１．第４のカレントミラー回路１３ 、４
．９の出力電流はそれぞれＯである。したがって、端子
２に流れる電流−Ｉ２は第３のカレントミラー回路３３
の出力電流γ２・γ３・Ｉａと一致する。すなわち、次
の（３）式が成立する。
−１，−γ２・γ３− Ｉ ａ −（３）ここで前記
（２）式のに４係を上記（３）式に代入すると、次の（
４）式が得られる。
（２）式のに４係を上記（３）式に代入すると、次の（
４）式が得られる。
−Ｉ２−ｒ２・γ３・１１・・・・・・（４）また端子
２に接続されている負荷インピーダンスがＺＬであるか
ら、Ｉ２とｖ２との間には次のような関係がある。
２に接続されている負荷インピーダンスがＺＬであるか
ら、Ｉ２とｖ２との間には次のような関係がある。
ところで、入力電圧ｖ１が上昇チると第２゜第３のカレ
ントミラー回路２３．、．９３が動作して端子２の電流
が増加されこれによって電圧ｖ２が上昇される。そして
Ｖｌ（！：Ｖ２ とが一致して電圧コンパレータ７の出
力が高レベルに反転するまでは上記したようにエミッタ
フォロワ回路６内のトランジスタ５、第２．第３のカレ
ントミラー回路２３ 、 、？ ３の経路によって端子
２の電流−Ｉ２の増加がなされるので、最終的にｖ２は
Ｖ、と等しく設定される。すなわち、入力電圧Ｖ１と出
力電圧ｖ２との間には次のような関係が成立する。
ントミラー回路２３．、．９３が動作して端子２の電流
が増加されこれによって電圧ｖ２が上昇される。そして
Ｖｌ（！：Ｖ２ とが一致して電圧コンパレータ７の出
力が高レベルに反転するまでは上記したようにエミッタ
フォロワ回路６内のトランジスタ５、第２．第３のカレ
ントミラー回路２３ 、 、？ ３の経路によって端子
２の電流−Ｉ２の増加がなされるので、最終的にｖ２は
Ｖ、と等しく設定される。すなわち、入力電圧Ｖ１と出
力電圧ｖ２との間には次のような関係が成立する。
Ｖ１＝Ｖ、 ・・・・・・ （６）いま入力電圧
ｖ１が接続されている端子１からみたインピーダンスＺ
ｌｎは端子１における電圧Ｖｌと電流Ｉｌとの関係で表
わされ、との電流工１として前記（４）式の関係を代入
ししかも（６）。
ｖ１が接続されている端子１からみたインピーダンスＺ
ｌｎは端子１における電圧Ｖｌと電流Ｉｌとの関係で表
わされ、との電流工１として前記（４）式の関係を代入
ししかも（６）。
キ
（５）式関係を代入すると、ＺＩｎは次のようになる＝
ｒ−ｚＬ ・・・・・・ （７）上記（７）式は
入力インピーダンスＺｉｎが負荷インピーダンスＺＬ
（出力インピーダンス）に比例することを示しており、
その比例係数（変換係数）Ｆはγ２ ・γ３である。
ｒ−ｚＬ ・・・・・・ （７）上記（７）式は
入力インピーダンスＺｉｎが負荷インピーダンスＺＬ
（出力インピーダンス）に比例することを示しており、
その比例係数（変換係数）Ｆはγ２ ・γ３である。
一方、前記した安定な回路状態から、今度は入力電圧ｖ
１が下降したとする。すると、ｖｌ＜ Ｖ ２であるた
め、電圧コンパレータ２の出力は高レベルとなる。電圧
コンパレータ７の出力が高レベルになると、エミッタフ
ォロア回路６内でＮＰＮ ）ランジスタ４が導通状態と
なり、ＰＮＰトランジスタ５は非導通状態になる。この
とき、端子１から流れ出る電流−Ｉｌは、導通している
ＮＰＮ ）ランジスタ４によってすべて流される。
１が下降したとする。すると、ｖｌ＜ Ｖ ２であるた
め、電圧コンパレータ２の出力は高レベルとなる。電圧
コンパレータ７の出力が高レベルになると、エミッタフ
ォロア回路６内でＮＰＮ ）ランジスタ４が導通状態と
なり、ＰＮＰトランジスタ５は非導通状態になる。この
とき、端子１から流れ出る電流−Ｉｌは、導通している
ＮＰＮ ）ランジスタ４によってすべて流される。
ここで前記と同様にとのＮＰＮ トランジスタ４のエミ
ッタ接地電流増幅率βＮが十分に太きいものであると仮
定すると、とのＮＰＮトランジスタ４のコレクタ電流Ｉ
ｂは−１１等しい値とな、る。
ッタ接地電流増幅率βＮが十分に太きいものであると仮
定すると、とのＮＰＮトランジスタ４のコレクタ電流Ｉ
ｂは−１１等しい値とな、る。
すなわち、次式が成立する。
Ｉｂ＝−Ｉｌ ・・・・・・ （８）また、上記ＮＰ
Ｎトランジスタ４のコレクタ電流は第１のカレントミラ
ー回路１３に対する入力電流となるので、この回路１３
における電流伝達比をｒｌとしかつこの回路内の両トラ
ン・ゾスタ１１．１２のベース電流が無視できる程十分
に小さい値であるとすれば、その出力端からはγ！ ・
ＩｂＯ値の電流が流れ出てくる。さらに第１のカレント
ミラー回路１３の出力電流は第４のカレントミラー回路
４３に対する入力電流となるので、この回路４３におけ
る電流伝達比をγ４としかつこの回路内の両トランジス
タ４１．４２のベース電流が無視できる程に十分率さい
値であるとすれば、その出力端からはｒｌ ・γ４ ・
Ｉｂの飴の電流が流れ込む。
Ｎトランジスタ４のコレクタ電流は第１のカレントミラ
ー回路１３に対する入力電流となるので、この回路１３
における電流伝達比をｒｌとしかつこの回路内の両トラ
ン・ゾスタ１１．１２のベース電流が無視できる程十分
に小さい値であるとすれば、その出力端からはγ！ ・
ＩｂＯ値の電流が流れ出てくる。さらに第１のカレント
ミラー回路１３の出力電流は第４のカレントミラー回路
４３に対する入力電流となるので、この回路４３におけ
る電流伝達比をγ４としかつこの回路内の両トランジス
タ４１．４２のベース電流が無視できる程に十分率さい
値であるとすれば、その出力端からはｒｌ ・γ４ ・
Ｉｂの飴の電流が流れ込む。
ここでエミッタフォロワ回路６内でＰＮＰトランジスタ
５は非導通でありそのコレクタ電流は流れていないので
、第２．第３のカレントミラー回路２３ 、 、？ 、
？の出力電流はそれぞれ０である。したがって、端子２
に流れる↑ト、流Ｉ２は第４のカレントミラー回路４３
の出力電流γｌ ・ｒ４ ・Ｉｂと一致する。
５は非導通でありそのコレクタ電流は流れていないので
、第２．第３のカレントミラー回路２３ 、 、？ 、
？の出力電流はそれぞれ０である。したがって、端子２
に流れる↑ト、流Ｉ２は第４のカレントミラー回路４３
の出力電流γｌ ・ｒ４ ・Ｉｂと一致する。
すなわち、この場合には次の（９）式が成立する。
■２−γ１・γ４・Ｉｂ ・・・・・・（９）ここで
前記（８）式の関係を上記（９）式に代入すると、次の
（１９式が得られる。
前記（８）式の関係を上記（９）式に代入すると、次の
（１９式が得られる。
ｌ２−−γｌ°γ４°１． −°−°（１ｃｉさらに前
記ｖｌの上昇時と同様にして入力インピーダンスＺｉｎ
を求めると次式が得られる。
記ｖｌの上昇時と同様にして入力インピーダンスＺｉｎ
を求めると次式が得られる。
（ただしγ１−γ３．γ２＝γ４と仮定する）上記（１
υ式は入力インピーダンスＺｉｎが負荷イ・ビープ・＝
′ｚ・に比例することを示してお見その比例係数Ｆはγ
１・γ４（＝γ２・γ３）である。
υ式は入力インピーダンスＺｉｎが負荷イ・ビープ・＝
′ｚ・に比例することを示してお見その比例係数Ｆはγ
１・γ４（＝γ２・γ３）である。
このように、この実施例回路において、端子１からみた
入力インピーダンスＺｉｎは負荷インピーダンスｚＬに
比例し、その比例係数はＦであることがわかる。
入力インピーダンスＺｉｎは負荷インピーダンスｚＬに
比例し、その比例係数はＦであることがわかる。
また第２図回路では一方の入出力端子１を入力端子とし
て、他方の入出力端子２を出力端子としてそれぞれ用い
る場合について説明したが、この回路では第３図に示す
ように入出力端子２を入力端子として用いてここに入力
電圧ｖ２を接続し、入出力端子１を出力端子として用い
てここに負荷インピーダンスｚＬを接続するような使い
方もできる。
て、他方の入出力端子２を出力端子としてそれぞれ用い
る場合について説明したが、この回路では第３図に示す
ように入出力端子２を入力端子として用いてここに入力
電圧ｖ２を接続し、入出力端子１を出力端子として用い
てここに負荷インピーダンスｚＬを接続するような使い
方もできる。
第３図のような回路接続において、ｖ２ 。
Ｖｌ ＋ ｒ、ｌ ＩＩがそれぞれ安定している状態
から、入力電圧ｖ２が上昇したとする。するとＶ２＞Ｖ
ｓ となるので、電圧コンパレータ７の出力は高レベル
となる。この場合には端子ｌに入力電圧ｖ１を接続し、
回路が安産な状態からｖｌが下降したときと同様に、エ
ミッタフォロワ回路６ＯＮＰＮ ）ランジスタ４、第１
．第４のカレントミラー回路Ｊ ３ 、４３の料１路に
よってＮＰＮ ）ランジスタ４のコレクタ電流１ｂが端
子２に伝えられる。し′ｋがって、次式が成立する。
から、入力電圧ｖ２が上昇したとする。するとＶ２＞Ｖ
ｓ となるので、電圧コンパレータ７の出力は高レベル
となる。この場合には端子ｌに入力電圧ｖ１を接続し、
回路が安産な状態からｖｌが下降したときと同様に、エ
ミッタフォロワ回路６ＯＮＰＮ ）ランジスタ４、第１
．第４のカレントミラー回路Ｊ ３ 、４３の料１路に
よってＮＰＮ ）ランジスタ４のコレクタ電流１ｂが端
子２に伝えられる。し′ｋがって、次式が成立する。
Ｉ２＝γ１・γ４・Ｉｂ ・・・・・・１１ｚこのと
きの端子２からみた入力インピーダンスＺｉｎは次式で
表わされる。
きの端子２からみた入力インピーダンスＺｉｎは次式で
表わされる。
上記ａ９式は入力インピーダンスＺｉｎが負荷インピー
ダンスＺＬに比例することを示しておシ、その比例係数
は１／Ｆ （ｒ−γ１・γ４）である。
ダンスＺＬに比例することを示しておシ、その比例係数
は１／Ｆ （ｒ−γ１・γ４）である。
一方、安畑な回路”状態から、今疫は入力電圧ｖ２が下
降したとすると、■２くｖｌ どナラて電圧コン７やレ
ータ７の出力は低レベルとなる。
降したとすると、■２くｖｌ どナラて電圧コン７やレ
ータ７の出力は低レベルとなる。
そしてこの場合には端子ノに入力電圧■ｌを接続し、回
路が安定な゛状態からＶ、が上昇したときと同様に、エ
ミッタフォロワ回路６内のＰＮＰトランジスタ５、第２
．第３のカレントミラー回路２３．３３の経路によって
ＰＮＰ トランジスタ５のコレクタ電流Ｉａが端子２に
伝えられる。
路が安定な゛状態からＶ、が上昇したときと同様に、エ
ミッタフォロワ回路６内のＰＮＰトランジスタ５、第２
．第３のカレントミラー回路２３．３３の経路によって
ＰＮＰ トランジスタ５のコレクタ電流Ｉａが端子２に
伝えられる。
したがって、次式が成立する。
Ｉｚ＝−ｒｇ・γ３・Ｉａ ・・・・・・０４）そし
てこのときの端子２からみた入力インピーダンスＺｉｎ
は次式で表わされる。
てこのときの端子２からみた入力インピーダンスＺｉｎ
は次式で表わされる。
（ただし前記ａυ式の場合と同様にγ１＝γ３ ・ｒｚ
＝ｒ４ と仮定する） 上記（１５１式は入力インピーダンスＺｉｎが負荷イン
ピーダンスｚＬに比例していることを示しておシ、その
比例係数は１／Ｐである。
＝ｒ４ と仮定する） 上記（１５１式は入力インピーダンスＺｉｎが負荷イン
ピーダンスｚＬに比例していることを示しておシ、その
比例係数は１／Ｐである。
このようにとの実施例回路では、入出力端子１．２のい
ずれも入力端子、出力端子として使用することができる
。これをブロック図を用いて示すと第４図（Ａ） 、
（Ｂ）のようになる。第４図（Ａ）のものは端子１を入
力端子として、端子２を出力端子としてそれぞれ用いた
場合であシ、比例係数はＦである。第４図（Ｂ）のもの
はこれとは反対に端子１を出力端子として、端子２を入
力端子としてそれぞれ用いた場合であシ、比例係数はｒ
−’ （、＝１７ｚ’）である。
ずれも入力端子、出力端子として使用することができる
。これをブロック図を用いて示すと第４図（Ａ） 、
（Ｂ）のようになる。第４図（Ａ）のものは端子１を入
力端子として、端子２を出力端子としてそれぞれ用いた
場合であシ、比例係数はＦである。第４図（Ｂ）のもの
はこれとは反対に端子１を出力端子として、端子２を入
力端子としてそれぞれ用いた場合であシ、比例係数はｒ
−’ （、＝１７ｚ’）である。
また、第２図の実施例回路では、入出力端子１．２それ
ぞれから電流を流し出したシあるいはそれぞれへ流し込
んだシすることができる。
ぞれから電流を流し出したシあるいはそれぞれへ流し込
んだシすることができる。
これは電流の双極性ということができる。そしてこれを
ブロック図を用いて示すと第５図（４）。
ブロック図を用いて示すと第５図（４）。
（Ｂ）のようになる。第５図（Ａ）のものは端子ノヘ入
力電流工を流し込み、端子２から負荷インピーダンスｚ
Ｌへ電流ｒ工を流し出す場合である。第５図中）のもの
は端子ノから入力電流Ｉを流し出し、端子２には負荷イ
ンピーダンスＺＬから電流７’Ｉを流し込む場合である
。このような電流の双極性動作は、負荷インピーダンス
成分として容量を用いた場合に、この容量の充放電時共
にインピーダンス変換回路として有効に作用することを
示している。
力電流工を流し込み、端子２から負荷インピーダンスｚ
Ｌへ電流ｒ工を流し出す場合である。第５図中）のもの
は端子ノから入力電流Ｉを流し出し、端子２には負荷イ
ンピーダンスＺＬから電流７’Ｉを流し込む場合である
。このような電流の双極性動作は、負荷インピーダンス
成分として容量を用いた場合に、この容量の充放電時共
にインピーダンス変換回路として有効に作用することを
示している。
第６図はこの発明の他の実施例による構成を示す回路図
である。この実施例回路が前記第２図の実施例回路と異
なっているところは、前記電圧コンパレーク７が省略さ
れ、前記内部の端子３は端子２に直接に接続され゛てお
り端子３は実質的に端子２と同じものとされていること
にある。
である。この実施例回路が前記第２図の実施例回路と異
なっているところは、前記電圧コンパレーク７が省略さ
れ、前記内部の端子３は端子２に直接に接続され゛てお
り端子３は実質的に端子２と同じものとされていること
にある。
この実施例回路では、入出力端子ノ、２間には常にトラ
ンジスタ４あるいは５のベース、エミッタ間電圧ｖＢＥ
に和尚する分の誤差電圧が生じる他は第２図回路と同様
に動作し、入出力端子１．２いずれを入力端子あるいは
出力端子として用いても負荷インピーダンスに比例した
入力インピーダンスを得ることができるのはもちろんの
こと、第５図（Ａ） 、 （Ｂ）に示すと同様に＊ 流
の双極性動作を得ることもできる。
ンジスタ４あるいは５のベース、エミッタ間電圧ｖＢＥ
に和尚する分の誤差電圧が生じる他は第２図回路と同様
に動作し、入出力端子１．２いずれを入力端子あるいは
出力端子として用いても負荷インピーダンスに比例した
入力インピーダンスを得ることができるのはもちろんの
こと、第５図（Ａ） 、 （Ｂ）に示すと同様に＊ 流
の双極性動作を得ることもできる。
第７図はこの発明の変形例を示す回路図である。一般に
バイポーラ集積回路においてＰＮＰ トランジスタのβ
値はＮＰＮ トランジスタのそれに比較して小さい。β
、が小さくなると変換誤差が生じ易くなるので好ましく
ない。そこで第７図のものではエミッタフォロワ回路６
を構成するＰＮＰ トランジスタ５０代シに、ＰＮＰト
ランジスタ８とＮＰＮ トランジスタ９とを組合せて構
成した複合ＰＮＰ ）ランジスタ１０を用いて、ＰＮＰ
側の実質的なβ値を向上させるようにしたものである。
バイポーラ集積回路においてＰＮＰ トランジスタのβ
値はＮＰＮ トランジスタのそれに比較して小さい。β
、が小さくなると変換誤差が生じ易くなるので好ましく
ない。そこで第７図のものではエミッタフォロワ回路６
を構成するＰＮＰ トランジスタ５０代シに、ＰＮＰト
ランジスタ８とＮＰＮ トランジスタ９とを組合せて構
成した複合ＰＮＰ ）ランジスタ１０を用いて、ＰＮＰ
側の実質的なβ値を向上させるようにしたものである。
なお、このような変形は第２図の実施例回路にも同様に
施こすことができる。
施こすことができる。
第８図（Ａ）ないしの）はそれぞれ、前記第１ないし第
４のカレントミラー回路１３．２３，３３゜４３におけ
る電流伝達比γ１ないしγ４を設定するだめの具体的手
段を示す回路図であり、第８図（４）、（Ｂ）はＰＮＰ
トランジスタを用いた′第１゜第３のカレントミラー
回路１３．３３に対するものを示し、第８図（０，の）
はＮＰＮ トランジスタを用いた第２．第４のカレント
ミラー回路に対するものを示す。第８図（Ａ）はＰＮＰ
トランジスタの各エミッタと高電位Ｖｃｃとの間にエミ
ッタ抵抗ＲＥ １ｒ ＲＥ２それぞれを挿入したもので
あシ、ＲＥ １＞ Ｒｚ ２のときにはγ〉１、ＲＥ１
＝ＲＥ２のときにはγ−１、ＲＥｌ＜ＲＥ２のときには
Ｏ＜ｒ＜１となる。第８図０３）のものは互いのエミッ
タ面積をｍ：ｎに設定するようにしたものであり、ｍ
） ｎのときにはＯ〈γ〈１、ｍ ＝ ｎのときにはγ
＝１、ｍ （ｎのときにはｒ）１となる。第８図（Ｃ）
、 （Ｄ）のものは上記第８図（Ａ） 、 （１３）
それぞれと同様にエミッタ抵抗Ｒｇ１１＋ ＲＦ＋１２
を挿入したりエミッタ面積をＭ：Ｎに設定するようにし
たものであシ、エミッタ抵抗ＲＥ＋１ ｒ ＲＥｌ２の
大小関係およびエミツタ面積比に応じて第８図（Ａ）
、 （Ｂ）と同様にしてγの値が決定される。
４のカレントミラー回路１３．２３，３３゜４３におけ
る電流伝達比γ１ないしγ４を設定するだめの具体的手
段を示す回路図であり、第８図（４）、（Ｂ）はＰＮＰ
トランジスタを用いた′第１゜第３のカレントミラー
回路１３．３３に対するものを示し、第８図（０，の）
はＮＰＮ トランジスタを用いた第２．第４のカレント
ミラー回路に対するものを示す。第８図（Ａ）はＰＮＰ
トランジスタの各エミッタと高電位Ｖｃｃとの間にエミ
ッタ抵抗ＲＥ １ｒ ＲＥ２それぞれを挿入したもので
あシ、ＲＥ １＞ Ｒｚ ２のときにはγ〉１、ＲＥ１
＝ＲＥ２のときにはγ−１、ＲＥｌ＜ＲＥ２のときには
Ｏ＜ｒ＜１となる。第８図０３）のものは互いのエミッ
タ面積をｍ：ｎに設定するようにしたものであり、ｍ
） ｎのときにはＯ〈γ〈１、ｍ ＝ ｎのときにはγ
＝１、ｍ （ｎのときにはｒ）１となる。第８図（Ｃ）
、 （Ｄ）のものは上記第８図（Ａ） 、 （１３）
それぞれと同様にエミッタ抵抗Ｒｇ１１＋ ＲＦ＋１２
を挿入したりエミッタ面積をＭ：Ｎに設定するようにし
たものであシ、エミッタ抵抗ＲＥ＋１ ｒ ＲＥｌ２の
大小関係およびエミツタ面積比に応じて第８図（Ａ）
、 （Ｂ）と同様にしてγの値が決定される。
第９図は、前記電圧コンル−タが省略された第７図の実
施例回路の動作特性を調べるために用いられる実験回路
の回路図である。この実験回路ではＰＮＰ 、１−ラン
ジスタを用いた第１．第３のカレントミラー回路７ 、
？ 、 、？ 、９の精度を高めるために、それぞれペ
ース味、流ネ、１１償用のＰＮＰトランジスタ７４ 、
．９４が追加されている。そして第１＋第３の力Ｖント
ミラー回路ノ３゜３３において、それぞれのトランジス
タ１ノと１３および３ノと３３のエミツタ面積比が１：
１に設定され、それぞれの電油１ム達比ｒＬ ＋γ３
は共に１にされている。さらに第２．第４のカレントミ
ラー回路２３ 、４．９てけそれぞれのトランジスタ２
ノと２２および４ノと４２のエミツタ面積比が２：１に
設定され、それぞれの電流伝達比γ２ 、γ４は共に０
５にされている。
施例回路の動作特性を調べるために用いられる実験回路
の回路図である。この実験回路ではＰＮＰ 、１−ラン
ジスタを用いた第１．第３のカレントミラー回路７ 、
？ 、 、？ 、９の精度を高めるために、それぞれペ
ース味、流ネ、１１償用のＰＮＰトランジスタ７４ 、
．９４が追加されている。そして第１＋第３の力Ｖント
ミラー回路ノ３゜３３において、それぞれのトランジス
タ１ノと１３および３ノと３３のエミツタ面積比が１：
１に設定され、それぞれの電油１ム達比ｒＬ ＋γ３
は共に１にされている。さらに第２．第４のカレントミ
ラー回路２３ 、４．９てけそれぞれのトランジスタ２
ノと２２および４ノと４２のエミツタ面積比が２：１に
設定され、それぞれの電流伝達比γ２ 、γ４は共に０
５にされている。
この場合、入出力端子Ｉｆ入力端子として用いているの
で、インピーダンス変少回路としての変換係数ｒ Ｆｉ
ｏ、 ５となる。ぞして入力端子１には１０にΩの入力
抵抗Ｒを介してパルス電圧源■ｌｎを接続し、出力端子
２には０．０１μＦの容量Ｃを接続した。
で、インピーダンス変少回路としての変換係数ｒ Ｆｉ
ｏ、 ５となる。ぞして入力端子１には１０にΩの入力
抵抗Ｒを介してパルス電圧源■ｌｎを接続し、出力端子
２には０．０１μＦの容量Ｃを接続した。
この実験回路では、パルス電圧源Ｖｉｎの立上シ時には
負荷である容量Ｃを充電し、立下シ時には放電するよう
にしている。そしてこの回路において、入力端子１から
みた入力インピーダンスＺｉｎは次のようになる。
負荷である容量Ｃを充電し、立下シ時には放電するよう
にしている。そしてこの回路において、入力端子１から
みた入力インピーダンスＺｉｎは次のようになる。
Ｚｉｎ＝□ ・・・・・・（Ｉ６）ｊωＣ
（ただしω−２πｆであシ、ｆはパルス電圧源ｖｌｎの
繰シ返し周波数） 上記（１０式による関係を示したものが第１０図（Ａ）
のブロック図であシ、この回路はさらに第１０図（Ｂ）
に示す回路と等価である。すなわち、変換係数Ｆのイン
ピーダンス変換回路を入力抵抗Ｒと負荷Ｃとの間に設け
ることによシ、入力抵抗Ｒに対してＣ／Ｉ’ の容量を
接続したものと等価になる。この回路は積分回路であシ
、パルス電圧源Ｖｉｎと、これを入力した際の出力端子
２で得られる出力電圧ｖ２との電圧波形を第１１図に示
す。なおＶＩＢ ｅ＝１０ Ｖ ｒ ＶＢ Ｂ ＝ＯＶ
＋／ ＝ １ ｋＨｚであ＃）Ｖｔｎの振幅はＩＯＶ
である。
繰シ返し周波数） 上記（１０式による関係を示したものが第１０図（Ａ）
のブロック図であシ、この回路はさらに第１０図（Ｂ）
に示す回路と等価である。すなわち、変換係数Ｆのイン
ピーダンス変換回路を入力抵抗Ｒと負荷Ｃとの間に設け
ることによシ、入力抵抗Ｒに対してＣ／Ｉ’ の容量を
接続したものと等価になる。この回路は積分回路であシ
、パルス電圧源Ｖｉｎと、これを入力した際の出力端子
２で得られる出力電圧ｖ２との電圧波形を第１１図に示
す。なおＶＩＢ ｅ＝１０ Ｖ ｒ ＶＢ Ｂ ＝ＯＶ
＋／ ＝ １ ｋＨｚであ＃）Ｖｔｎの振幅はＩＯＶ
である。
第１１図中τ１．τｆで示されるｖ２の立上シ時および
立下シ時の時定数は、τ（−０，１９０ｍｓ、ｅｃ・τ
ｆ ＝０．１８５ ｍ５ｅｃ 、であり、インピーダン
ス変換回路を設けない場合の時定数Ｒ−Ｃ（−０，１ｍ
５ｅｃ ・）の約２倍となっていることが確められた。
立下シ時の時定数は、τ（−０，１９０ｍｓ、ｅｃ・τ
ｆ ＝０．１８５ ｍ５ｅｃ 、であり、インピーダン
ス変換回路を設けない場合の時定数Ｒ−Ｃ（−０，１ｍ
５ｅｃ ・）の約２倍となっていることが確められた。
これは上記Ｃａ１式をほぼ満足するものである。
ところで第２図、第６図等に示す回路はいずれのものも
バイポーラ集積回路技術によって加単に集積化が可能で
ある。
バイポーラ集積回路技術によって加単に集積化が可能で
ある。
以上説明したようにこの発明によれは、集積化が容易で
あシしかもインピーダンス変換を行なう場合に２つの端
子間の方向を逆にしても動作が可能な双方向性インピー
ダンス変換回路を提供することができる。
あシしかもインピーダンス変換を行なう場合に２つの端
子間の方向を逆にしても動作が可能な双方向性インピー
ダンス変換回路を提供することができる。
第１図は西端子回路網で表現されたインピーダンス変換
回路の回路図、第２図はこの発明の一実施例に係る双方
向性インピーダンス変換回路の回路図、第３図は第２図
回路の入出力端子を入れ替えた場合の回路図、第４図２
よび第５図はそれぞれ第２図、第３図回路を説明するた
めのブロック図、第６図はこの発明の他の実施例による
双方向性インピーダンス変換回路の回路図、第７図はこ
の発明の変形例を示す回路図、第８図はこの発明の各実
施例回路で用いられるカレントミラー回路の電流伝達比
を設定するための手段を具体的に示す回路図、第９図は
第７図の実施例回路の動作を確認するだめの実験回路の
回路図、第１０図は第９図回路を説明するだめの図、第
１１図は第９図回路の電圧波形図である。 １．２・・・入出力端子、３・・・内部の端子、６・・
・エミッタフォロワ回路、７・・・電圧コンｉぐレータ
、１３ 、２３．３ 、？ 、 ４３・・・カレントミ
ラー回路、ｚＬ・・・負荷インピーダンス。 出願人代理人 弁理士 鈴 江 武 彦第１図 第３図 第４図 （Ａ） づフ （Ｂ） 第 ５ 図 （Ａ） （Ｂ） 第６ 図 □ ○旧 、（１ 第７ｆｉ 類８図 （Ａ） （Ｂ）（Ｃ）
（Ｄ） ＠９ 図 〜Ｃ 第１０図 （Ａ） （Ｂ）
回路の回路図、第２図はこの発明の一実施例に係る双方
向性インピーダンス変換回路の回路図、第３図は第２図
回路の入出力端子を入れ替えた場合の回路図、第４図２
よび第５図はそれぞれ第２図、第３図回路を説明するた
めのブロック図、第６図はこの発明の他の実施例による
双方向性インピーダンス変換回路の回路図、第７図はこ
の発明の変形例を示す回路図、第８図はこの発明の各実
施例回路で用いられるカレントミラー回路の電流伝達比
を設定するための手段を具体的に示す回路図、第９図は
第７図の実施例回路の動作を確認するだめの実験回路の
回路図、第１０図は第９図回路を説明するだめの図、第
１１図は第９図回路の電圧波形図である。 １．２・・・入出力端子、３・・・内部の端子、６・・
・エミッタフォロワ回路、７・・・電圧コンｉぐレータ
、１３ 、２３．３ 、？ 、 ４３・・・カレントミ
ラー回路、ｚＬ・・・負荷インピーダンス。 出願人代理人 弁理士 鈴 江 武 彦第１図 第３図 第４図 （Ａ） づフ （Ｂ） 第 ５ 図 （Ａ） （Ｂ） 第６ 図 □ ○旧 、（１ 第７ｆｉ 類８図 （Ａ） （Ｂ）（Ｃ）
（Ｄ） ＠９ 図 〜Ｃ 第１０図 （Ａ） （Ｂ）
Claims (3)
- （１）少なくともそれぞれ１つのＮＰＮおよびＰＮＰ
ｌ−ランジスタのエミッタおよびペースどうしを互いに
結合してなる相補形のエミッタフォロワ回路と、このエ
ミッタフォロワ回路のエミッタ結合点に設けられる第１
の端子と、上記エミッタフォロワ回路のペース結合点に
設けられる第２の端子と、上記エミッタフォロワ回路の
ＮＰＮ トランジスタのコレクタ回路に入力端が結合さ
れ出力端から入力電流に対応した価の一流を流し出す第
１の電流回路と、上記エミッタフォロワ回路のＰＮＰ
トランジスタのコレクタ回路に入力端が結合され出力端
から入力電流に対応した値の電流を流し込む第２の電流
回路と、上記第２の電流回路の出力端に入力端が結合さ
扛かつ上記第２の端子に出力端が結合されこの出力端か
ら入力電流に対応した値の電流を流し出す第３の電流回
路と、上記第１の亀ｂ１を回路の１１．Ｈ刃端に入力端
が結合されかつ上記第２の端子に出力端が結合されこの
出力Ｘｉから入力’Ｉ’ａ’、 ｉｄｌシに対応した値
の電流を流し込も・第４の血流回路とを具備し、上記幀
１．第２の※１ｊ１．子のいずれか一方には入力電圧を
印加し他方には所定のインピーダンス素子を結合してこ
のインピーダンス第子に比例したインピーダンスを入力
堵１圧印加１則の端子から得るようにしたことｔ４−Ｓ
徴とする双方向性インピーダンス変換回路。 - （２） 少なくともそれぞれ１つのＮＰＮおよびＰＮ
Ｐ トランジスタのエミッタおよびベースどうしを互い
に結合してなる相補形のエミッタフλ０ワ回路と、この
エミッタフォロワ回路のエミッタ結合点に設けられる第
１の端子と、上記エミッタフォロワ回路のペース結合点
に設けられる第２の端子と、上記エミッタフォロワ回路
のＮＰＮ ）ランジスタのコレクタ回路に入力端が結合
され出力端から入力電流に対応した値の電流を流し出す
第１の霜１流回路と、上記エミッタフォロワ回路のＰＮ
Ｐ トランジスタのコレクタ回路に入力端が結合され出
力端から入力電流に対応した値の電流を流し込む第２の
電流回路と、上記第２の電流回路の出力端に入力端が結
合されかつ第３の端子に出力端が結合されこの出力端か
ら入力電流に対応した値の電流を流し出す第３の電流回
路と、上記第１の電流回路の出力端に入力端が結合され
かつ上記第３の端子に出力端が結合されこの出力端から
入力電流に対応した値の電流を流し込む第４の電流回路
と、上記第１の端子および第３の端子における電圧の大
小を比較し比較結合が上記第２の端子に与えられる電圧
比較回路とを具備し、上記第１．第３の端子のいずれか
一方には入力電圧を印加し他方には所定のインピーダン
ス素子を結合してこのインピーダンス素子に比例したイ
ンピーダンスを入力電圧印加側の端子から得るようにし
たことを特徴とする双方向性インピーダンス変換回路。 - （３） 前記第１．第３の電流回路における入力電流
と出力電流との比が共に宿しく設定されかつ前記第２．
笛４の電流回路における入力電流と出力電流との比が共
に等しく設定されている特許請求の範囲第１項または第
２項に記載の双方向性インピーダンス変換回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5352683A JPS59181714A (ja) | 1983-03-31 | 1983-03-31 | 双方向性インピ−ダンス変換回路 |
| DE19833342735 DE3342735A1 (de) | 1982-11-26 | 1983-11-25 | Impedanzwandlerschaltung |
| US06/554,907 US4591739A (en) | 1982-11-26 | 1983-11-25 | Impedance conversion circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5352683A JPS59181714A (ja) | 1983-03-31 | 1983-03-31 | 双方向性インピ−ダンス変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59181714A true JPS59181714A (ja) | 1984-10-16 |
| JPH0254688B2 JPH0254688B2 (ja) | 1990-11-22 |
Family
ID=12945252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5352683A Granted JPS59181714A (ja) | 1982-11-26 | 1983-03-31 | 双方向性インピ−ダンス変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59181714A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0281515A (ja) * | 1988-09-19 | 1990-03-22 | Furukawa Electric Co Ltd:The | 負荷駆動回路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0486592U (ja) * | 1990-11-30 | 1992-07-28 |
-
1983
- 1983-03-31 JP JP5352683A patent/JPS59181714A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0281515A (ja) * | 1988-09-19 | 1990-03-22 | Furukawa Electric Co Ltd:The | 負荷駆動回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0254688B2 (ja) | 1990-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4611136A (en) | Signal delay generating circuit | |
| JPH0155762B2 (ja) | ||
| JPH0254688B2 (ja) | ||
| JP3036756B2 (ja) | 発振回路 | |
| CN106374905A (zh) | 信号传输电路及通信设备 | |
| JPS5912803Y2 (ja) | 温度補償付検波装置 | |
| JP2586071Y2 (ja) | レベル変換回路 | |
| JPH0332113Y2 (ja) | ||
| JPS6127222Y2 (ja) | ||
| JP3874577B2 (ja) | 電圧制御発振回路 | |
| JPH0718176Y2 (ja) | 整流回路 | |
| JP3194738B2 (ja) | Ｃｒ発振回路 | |
| JPH0328603Y2 (ja) | ||
| JPS6119141B2 (ja) | ||
| JPS597771Y2 (ja) | 非安定マルチバイブレ−タ | |
| JPS60131099U (ja) | ２線式伝送器 | |
| JPH0535622Y2 (ja) | ||
| JPH0213980Y2 (ja) | ||
| JPH0251144B2 (ja) | ||
| JPS60218914A (ja) | 平衡不平衡変換回路 | |
| JPH01228323A (ja) | 電子カウンタ | |
| JPS60158764A (ja) | 電話機用電源回路 | |
| JPH0638215B2 (ja) | 差動回路の基準電源 | |
| JPH0450666A (ja) | ヒステリシスコンパレータ | |
| JPH0681030B2 (ja) | レベル変換回路 |